[发明专利]多路高速短消隐期线阵CCD图像数据的存储方法

权利要求书

1.多路高速短消隐期线阵CCD图像数据的存储方法，其特征是，该方法由以下步骤实现：

步骤一、将多路高速短消隐期线阵CCD图像数据并行缓存至SDRAM阵列；

步骤一一、将多路图像数据同时传送至多个外部接口电路；所述图像数据的位宽为nbit，时钟频率为f_in；每路图像数据中每行输入的有效图像数据的个数为n_valid，在每路图像数据的每行的最末添加n_{valid_equal}-n_valid个无效数据，每行有效图像数据个数与无效数据个数的总和为n_{valid_equal}；所述n_{valid_equal}为4n的整数倍，并且n_{valid_equal}取值范围在nvalid×n16≤nvalid_equal×n16<nvalid×n16+4n]]>之间，将经多个外部接口电路的多路图像数据传送至多个串并转换器进行串并转换，然后将每行中8个图像数据作为一组，则图像数据变为位宽为8nbit，时钟频率为f_in/8的图像数据信号；

步骤一二、将步骤一一所述的位宽为8nbit，时钟频率为f_in/8的图像数据信号经异步FIFO后，图像数据的时钟频率为2f_SDRAM/n；然后将所述位宽为8nbit，时钟频率为2f_SDRAM/n的图像数据信号经并串转换器转换后，获得位宽为16bit，时钟频率为f_SDRAM的图像数据信号；

步骤一三、将时钟频率为f_SDRAM的每路图像数据经串并转换器后并行缓存至SDRAM存储器阵列中；

步骤二、将步骤一所述的缓存至SDRAM存储器阵列中的每路图像数据逐路经图像采集卡采集后存储到主机硬盘；

步骤二一、将SDRAM存储器阵列中的位宽16bit、时钟频率为f_SDRAM的图像数据信号经数据选择器输出后，经串并转换器变为位宽为8nbit，时钟频率为2f_SDRAM/n的图像数据信号；

步骤二二、将步骤二一所述的位宽8nbit，时钟频率为2f_SDRAM/n的图像数据信号经异步FIFO后位宽不变，时钟频率变为f_in/8；然后将所述位宽为8nbit，时钟频率为f_in/8的图像数据信号经并串转换器转换后变为位宽为nbit，时钟频率为f_in的图像数据信号，丢弃每路图像数据每行最末的n_{valid_equal}-n_valid个无效数据；

步骤二三、将步骤二获得的位宽为nbit，时钟频率为f_in的图像数据信号经外部接口电路传送至含采集卡的主机硬盘。

2.根据权利要求1所述的多路高速短消隐期线阵CCD图像数据的存储方法，其特征在于，步骤一二所述的异步FIFO的作用为：一、将接收图像数据信号由输入时钟域切换到SDRAM操作时钟域；二、实现数据缓冲，连续写入以行为单位的连续图像数据，断续读出图像数据存储在SDRAM中。

3.根据权利要求1所述的多路高速短消隐期线阵CCD图像数据的存储方法，其特征在于，步骤二二所述异步FIFO的作用为：一、将接收的图像数据信号由SDRAM操作时钟域切换到输入时钟域，二、实现数据缓冲，断续写入从SDRAM中读出的图像数据，输出以行为单位的连续图像数据。