[发明专利]集成型数据记录分析装置及COMTRADE分文件方法无效
申请号: | 201110252892.0 | 申请日: | 2011-08-30 |
公开(公告)号: | CN102957202A | 公开(公告)日: | 2013-03-06 |
发明(设计)人: | 刘志斌;王家红;唐卫华;其他发明人请求不公开姓名 | 申请(专利权)人: | 湖南省电力勘测设计院;上海思源弘瑞自动化有限公司 |
主分类号: | H02J13/00 | 分类号: | H02J13/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 410000 *** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成 数据 记录 分析 装置 comtrade 文件 方法 | ||
技术领域:
本发明涉及的是一种智能变电站综合自动化领域,具体是一种集网络报文记录和故障录波功能于一体的智能变电站数据记录分析装置及COMTRADE分文件方法。
背景技术:
智能变电站设备间信息交互和共享主要采用网络报文方式,智能设备和通信网络的健康状态直接影响整个变电站的可靠运行,因此需对整个智能变电站的通信报文进行记录。在电力系统故障时,不仅需要对网络原始报文进行记录,还需将网络报文解析、还原为电力系统一次设备故障波形、二次设备动作行为的记录,便于事故发生后进行故障原因分析、查找。采用一体化方案,可支持报文异常、故障扰动的交叉启动记录获得全面的记录数据。
构建变电站综合信息平台、实现一体化监控系统是智能变电站的一个重要特征,一体化监控系统包含快速故障分析、保护动作行为评价和记录数据按需调阅等重高级应用。因此设计一种基于相同数据源、统一时标、统一建模,实现从采样点到原始报文的逐层、综合分析和关联检索,集报文记录和故障录波功能于一体的数据记录分析装置,是国家电网公司《智能变电站技术导则》精神的具体体现,也是当前智能变电站建设的客观需求。
经过对现有技术的检索发现:目前国内记载的各种智能变电站数据记录分析装置只有个别实现了网络报文和故障录波功能,但是在记录数据的统一建模,输出带有模型信息的COMTRADE文件,从采样点到原始报文的逐层、综合分析和关联检索方面都还没有实现。
发明内容:
本发明针对现有技术存在的上述不足,提供一种集网络报文记录和故障录波功能于一体的智能变电站数据记录分析装置。本发明另一目的在于提供一种COMTRADE分文件方法。本记录分析装置可提高设备集成度、简化变电站配置,记录统一时标、统一建模的原始报文和录波信息、支持关联检索,自动生成带有完整模型信息、具有语义的COMTRADE分文件,从而也为事故后自动故障分析、保护动作行为评价、按需调阅等高级应用功能的实现创造必要条件。
本发明是通过以下技术方案实现的:
该集成型数据记录分析装置,所述的记录分析装置主要包括:采集单元和管理单元,其中:采集单元是数据记录装置的前端设备,完成网络报文的采集、在线分析、数据一级存储功能;管理单元是数据记录装置的后端设备,实现装置的参数和配置管理,离线分析、数据二级存储等功能,同时还提供站控层高级应用数据访问的接口,
所述的采集单元包括:通信侦听模块、录波处理模块、一级存储模块,其中:
通信侦听模块主要由一个大规模FPGA子模块、四路HDLC通信接口和一路PCI通信接口构成,在通信侦听模块内FPGA分别与HDLC接口、PCI通信接口直接相连,实现模块内数据交互,
通信侦听模块的HDLC通信接口对外连接过程层、站控层网络,实现网络报文采集并交由FPGA处理,通信侦听模块的PCI接口与录波处理模块的PCI接口相连,通过PCI总线方式实现两个模块间的通信,将FPGA解析出的原始采样点、开关量以及判别出的报文异常标志发送给录波处理模块进一步处理,通信侦听模块的FPGA与一级存储模块直接相连,FPGA执行硬件底层操作直接实现异常报文记录文件和报文长记录文件的快速存储,在录波处理模块内POWERPC直接与HDLC通信接口、PCI通信接口相连,
录波处理模块的POWERPC芯片与一级存储模块相连,实现硬盘数据访问,录波处理模块的HDLC通信接口与管理单元中逻辑处理模块的前端通信HDLC接口相连,实现采集单元和管理单元之间的数据交互,一级存储模块与报文侦听模块的FPGA直接相连,FPGA通过硬件方式将报文长记录数据文件和报文异常记录数据文件直接写入硬盘,一级存储模块与录波处理模块的POWERPC芯片直接相连,POWERPC通过软件操作方式访问硬盘,POWERPC一方面向硬盘中写入暂态录波原始COMTRADE文件、无启动长录波COMTRADE文件,实现数据的一级存储;另一方面从硬盘中读取各种数据记录文件供外部访问。
所述的管理单元包括:逻辑处理模块、二级存储模块,其中:
逻辑处理模块由32位ARM芯片(配合实时多任务LINUX操作系统)、四个100M速率的前端通信HDLC接口和两个100M速率的站控层通信HDLC接口构成,在逻辑处理模块内部ARM芯片分别直接和前端通信HDLC接口、站控层通信HDLC接口连接,ARM芯片经由通信接口实现各种通信交互,逻辑处理模块的四个前端通信HDLC接口可分别与四个采集单元直接连接,实现逻辑处理模块和采集单元之间的数据交互,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南省电力勘测设计院;上海思源弘瑞自动化有限公司,未经湖南省电力勘测设计院;上海思源弘瑞自动化有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110252892.0/2.html,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置