[发明专利]用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路

权利要求书

1.用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，其特征在于它包括低压差线性稳压器（3）、闩锁检测电路（4）、单稳态触发电路（6）、撬杠输出电路（7）、关断电源电路（8）和泄放电流电路（9）；

n个低压差线性稳压器（3）的电源输入端分别连接一个一次电源的正极输出端（Vin），n个低压差线性稳压器（3）的报警输出端相连后再与闩锁检测电路（4）的输入端相连，闩锁检测电路（4）的输出端连接单稳态触发电路（6）的触发信号输入端，单稳态触发电路（6）的输出端连接撬杠输出电路（7）的输入端，撬杠输出电路（7）的n个关断电源信号输出端分别连接一个关断电源电路（8）的输入端，每个关断电源电路（8）的输出端连接一个低压差线性稳压器（3）的控制信号输入端，撬杠输出电路（7）的n个泄放电流信号输出端分别连接一个泄放电流电路（9）的控制信号输入端，每个泄放电流电路（9）的电流输入端连接一个低压差线性稳压器（3）的电源输出端，每个泄放电流电路（9）的电流输出端均与地相连，其中n为正整数；

所述的撬杠输出电路（7）由第七电阻（R7）、第八电阻（R8）、第九电阻（R9）、第十电阻（R10）、第十一电阻（R11）、第三三极管（T3）、第四三极管（T4）、第二电容器（C2）、第三电容器（C3）、第四电容器（C4）、n个第十二电阻（R12）、n个第十三电阻（R13）、n个第十四电阻（R14）、n个第十五电阻（R15）、n个第五三极管（T5）以及n个第六三极管（T6）组成；

第七电阻（R7）的一端作为撬杠输出电路（7）的输入端，第八电阻（R8）的一端、第九电阻（R9）的一端、第三三极管（T3）的发射极、第二电容器（C2）的正极和第三电容器（C3）的正极都与直流电源的正极输出端V⁺相连，第七电阻（R7）的另一端和第八电阻（R8）的另一端都与第四三极管（T4）的基极相连，第四三极管（T4）的发射极和第九电阻（R9）的另一端都与第三三极管（T3）的基极相连，第四三极管（T4）的集电极经第十电阻（R10）接地，第三三极管（T3）的集电极连接n个第十四电阻（R14）的一端，每个第十四电阻（R14）的另一端都与一个第十五电阻（R15）的一端、一个第六三极管（T6）的基极相连，每个第十五电阻（R15）的另一端和每个第六三极管（T6）的发射极均接地，n个第六三极管（T6）的集电极分别作为撬杠输出电路（7）的n个关断电源信号输出端，第四电容器（C4）的正极和第十一电阻（R11）的一端都与第三三极管（T3）的集电极相连，第四电容器（C4）的负极与第十一电阻（R11）的另一端相连后再分别连接n个第十二电阻（R12）的一端，每个第十二电阻（R12）的另一端都与一个第十三电阻（R13）的一端、一个第五三极管（T5）的基极相连，每个第十三电阻（R13）的另一端和每个第五三极管（T5）的发射极均接地，n个第五三极管（T5）的集电极分别作为撬杠输出电路（7）的n个泄放电流信号输出端，第二电容器（C2）的负极和第三电容器（C3）的负极均接地。

2.根据权利要求1所述的用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，其特征在于它还包括一个上电复位电路（5），所述的上电复位电路（5）由第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）、第二十七电阻（R27）、第一三极管（T1）、第二三极管（T2）以及第一电容器（C1）组成，所述第一电阻（R1）的一端、第三电阻（R3）的一端和第二三极管（T2）的发射极都与第二十七电阻（R27）的一端相连，第二十七电阻（R27）的另一端连接一次电源的正极输出端（Vin），第一三极管（T1）的基极和第五电阻（R5）的一端都与第二电阻（R2）的一端相连，第二电阻（R2）的另一端和第一电容器（C1）的正极都与第一电阻（R1）的另一端相连，第三电阻（R3）的另一端和第四电阻（R4）的一端都与第一三极管（T1）的集电极相连，第四电阻（R4）的另一端连接第二三极管（T2）的基极，第五电阻（R5）的另一端和第六电阻（R6）的一端都与第二三极管（T2）的集电极相连，第一电容器（C1）的负极、第一三极管（T1）的发射极和第六电阻（R6）的另一端均接地，第二三极管（T2）的集电极引出一端作为上电复位电路（5）的输出端，该输出端连接单稳态触发电路（6）的复位清零输入端。

3.根据权利要求1或2所述的用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，其特征在于所述的单稳态触发电路（6）由用于控制闩锁触发时间的第一斯密特触发器、用于清除闩锁信号的第二斯密特触发器、第一与非门（N1）和第二与非门（N2）组成，所述第一斯密特触发器由第八电容器（C8）、第二十五电阻（R25）和第一芯片（LS1）组成，所述第二斯密特触发器由第九电容器（C9）、第二十六电阻（R26）和第二芯片（LS2）组成，第八电容器（C8）的正极连接第一芯片（LS1）的C端，第八电容器（C8）的负极和第二十五电阻（R25）的一端都与第一芯片（LS1）的R端相连，第一芯片（LS1）的A端作为单稳态触发电路（6）的触发信号输入端，第一芯片（LS1）的Q端连接第二芯片（LS2）的A端，第九电容器（C9）的正极连接第二芯片（LS2）的C端，第九电容器（C9）的负极和第二十六电阻（R26）的一端都与第二芯片（LS2）的R端相连，第二芯片（LS2）的 端连接第一与非门（N1）的第一输入端，第一与非门（N1）的第二输入端和第二芯片（LS2）的CLR端相连后引出一端作为单稳态触发电路（6）的复位清零输入端，第二与非门（N2）的两个输入端都与第一与非门（N1）的输出端相连，第二与非门（N2）的输出端连接第一芯片（LS1）的CLR端，第二十五电阻（R25）的另一端、第一芯片（LS1）的B端、第二十六电阻（R26）的另一端和第二芯片（LS2）的B端都与直流电源的正极输出端V⁺相连，第一芯片（LS1）的端作为单稳态触发电路（6）的输出端，所述第一芯片（LS1）和第二芯片（LS2）的型号均为SN54LS221。