[实用新型]一种分级放大电路及多功能数据采集卡无效

专利信息
申请号: 200820222546.1 申请日: 2008-11-21
公开(公告)号: CN201294493Y 公开(公告)日: 2009-08-19
发明(设计)人: 郭恩全;石建华;石俊斌;李小杰;苗胜;赵涛 申请(专利权)人: 陕西海泰电子有限责任公司
主分类号: H03F3/34 分类号: H03F3/34;H03F3/20
代理公司: 西安智邦专利商标代理有限公司 代理人: 王少文
地址: 710075陕西省*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 分级 放大 电路 多功能 数据 采集
【说明书】:

技术领域

本实用新型涉及一种放大电路,尤其涉及一种分级处理的放大电路;本实用新型还涉及一种数据采集电路,尤其涉及一种基于PXI或PCI总线的数据采集电路。

背景技术

国内目前基于扫描模式的数据采集卡功能单一,现有的16位精度的多功能卡的扫描频率均低于1MSa/s,且在板缓存较小。随着现代科学技术的迅速发展,尤其是在航空航天、军事领域,对于多功能扫描采集的采样精度和速度要求也越来越高。在这种情况下,开发高速高精度的多功能数据采集卡具有很好的应用前景。

现有的数据采集卡采用扫描方式来实现多通道模拟信号的分时采集,一般包括多路器信号选择电路、放大电路、ADC转换电路。现有的数据采集卡通常采用仪用可编程放大芯片完成信号放大,但现有的芯片无法同时实现大量程(最大输入范围±10V)和高达1MHz的扫描速度,若要工作在1MHz扫描下,会严重影响采集精度。同时,通常的仪用放大电路只进行信号放大,不能实现信号缩小功能。

发明内容

本实用新型目的之一是提出一种采用两级处理的分级放大电路,其解决了现有的仪用放大电路只进行信号放大,不能实现信号缩小技术问题。

本实用新型目的之二是提出一种采用分级放大电路的高速扫描、大缓存、高精度的多功能数据采集卡,其解决了现有数据采集卡无法同时实现大量程和高扫描速度的技术问题。

本实用新型的具体技术内容为:

一种分级放大电路,其特殊之处是,其包括依次连接的三运放电路、多路切换电路和电平转换电路U5;所述三运放电路用于实现输入模拟信号的高阻抗和高共模抑制比,其包括正输入运放电路U1B、负输入运放电路U1A和差分放大电路U2;所述多路切换电路用于实现多档位信号的切换以及信号放大或缩小,其包括依次连接的前置跟随器U3、多路器U6、多个并联且阻值不同的切换电阻(R8~R14)以及后置放大电路U4;所述前置跟随器U3用于避免多路器U6的导通电阻对增益的影响,所述多路器U6和切换电阻(R8~R14)实现档位切换,所述后置放大电路U4用于将信号调整到规定的电压范围;所述电平转换电路U5用于将多路切换电路放大或缩小后的正负电压信号转换成正电压信号。

上述正输入运放电路U1B采用运放AD8620;所述负输入运放电路U1A采用运放AD8620;所述差分放大电路U2采用运放THS4031;所述前置跟随器U3采用运放AD8610;所述多路器U6采用多路器ADG1207;所述后置放大电路采用运放AB8056,所述电平转换电路U5采用运放LM6171。

一种采用上述分级放大电路的多功能数据采集卡,其包括FPGA单元1、PCI接口2、存储器3以及输入输出单元;所述输入输出单元包括模拟输入单元41;所述FPGA单元1与存储器3连接,所述FPGA单元通过PCI接口2与PCI总线5连接,所述FPGA单元通过输入输出单元与IO接口6连接;其特殊之处是,所述模拟输入单元41为分级放大电路;所述分级放大电路包括依次连接的三运放电路、多路切换电路和电平转换电路U5;所述三运放电路用于实现输入模拟信号的高阻抗和高共模抑制,其包括正输入运放电路U1B、负输入运放电路U1A和差分放大电路U2;所述多路切换电路用于实现多档位信号的切换以及信号放大或缩小,其包括依次连接的前置跟随器U3、多路器U6、多个并联且阻值不同的切换电阻(R8~R14)以及后置放大电路U4;所述前置跟随器U3用于避免多路器U6的导通电阻对增益的影响,所述多路器U6和切换电阻(R8~R14)实现档位切换,所述后置放大电路U4用于将信号调整到规定的电压范围;所述电平转换电路U5用于将多路切换电路放大或缩小后的正负电压信号转换成正电压信号。

上述正输入运放电路U1B采用高速精密运放AD8620;所述负输入运放电路U1A采用高速精密运放AD8620;所述差分放大电路U2采用高速精密运放THS4031;所述前置跟随器U3采用运放AD8610;所述多路器U6采用多路器ADG1207;所述后置放大电路采用AB8056,所述电平转换电路U5采用运放LM6171。

上述输入输出单元还可包括模拟输出单元42和/或数字IO单元43。

上述数字IO单元43的一端与FPGA单元1连接,其另一端与IO接口6连接;其包括设置在IO接口端的限流电阻20和二极管限压保护电路10以及设置在FPGA接口端的总线开关9;所述总线开关9用于实现电平转换功能。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陕西海泰电子有限责任公司,未经陕西海泰电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200820222546.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top