[发明专利]一种确定汉明纠错码校验位的方法与装置

说明书

技术领域

本发明涉及数据传输，尤其涉及对传输数据进行纠错处理的一种确定汉明纠错码校验位的方法及一种确定汉明纠错码校验位的装置。 

背景技术

目前，与非(NAND)型闪存等存储体的读写访问多以扇区(sector)为基本单位，一个扇区的大小为512字节(byte)。数据传输过程中，每个扇区受到独立的纠错码保护。因此，在NAND型闪存等存储体控制器的设计中，纠错码电路是控制器的必要组成部分，其中汉明纠错码电路是纠错码电路的常见一种。 

图1是传统的汉明纠错码编码原理图，以其输入数据量为256字节为例，具体解释如下： 

cp0是每个字节(byte)的奇数比特位(bit)之间的异或(XOR)运算结果； 

cp1是每个字节的偶数比特位之间的异或运算结果； 

cp2是每个字节的第一、第二、第五、第六比特位之间的异或运算结果； 

cp3是每个字节的第三、第四、第七、第八比特位之间的异或运算结果； 

cp4是每个字节低四比特位之间的异或运算结果； 

cp5是每个字节高四比特位之间的异或运算结果； 

假设输入的数据为data，符号“^”代表异或运算(下同)，则： 

cp0＝data[0]^data[2]^data[4]^data[6]^cp0； 

cp1＝data[1]^data[3]^data[5]^data[7]^cp1； 

cp2＝data[0]^data[1]^data[4]^data[5]^cp2；

cp3＝data[2]^data[3]^data[6]^data[7]^cp3， 

cp4＝data[0]^data[1]^data[2]^data[3]^cp4； 

cp5＝data[4]^data[5]^data[6]^data[7]^cp5； 

类似地： 

lp0是奇数字节的各个比特位之间的异或运算结果； 

lp1是偶数字节的各个比特位之间的异或运算结果； 

lp2是第一、第二、第五、第六、...、第253、第254字节的各个比特位之间的异或运算结果； 

lp3是第三、第四、第七、第八、...、第255、第256字节的各个比特位之间的异或运算结果； 

以此类推，lp14是前128个字节的各个比特位之间的异或运算结果；lp15是后128字节的各个比特位之间的异或运算结果。 

因此，256字节的数据编码时总共生成22比特的校验位，记为parity_wr，即： 

parity_wr＝{lp15_wr，lp_14_wr，...，lp0_wr，cp5_wr，cp4_wr，...，cp0_wr}。 

这些校验位和有效数据一起在写操作时被写入NAND型闪存等存储体。当从存储体中读数据时，这些校验位也会被一起读回，读数据的过程就是解码的过程。解码过程和编码相似，首先对256字节的有效数据进行和编码运算一样的运算，得到22比特校验位，记为parity_rd，即： 

parity_rd＝{lp15_rd，lp_14_rd，...，lp0_rd，cp5_rd，cp4_rd，...，cp0_rd}。 

再对parity_rd，parity_wr作异或运算得到22比特的异或结果，记作parity_xor，即： 

paty_xor＝{lp15_xor，lp14_xor，...，lp0_xor，cp5_xor，cp4_xor，...，cp0_xor}。 

对parity_xor的相邻两个比特作异或运算(即parity_xor[0]^parity_xor[1]，parity_xor[2]^parity_xor[3]，...)，得到结果记为parity_flag(位宽为11比特)。 根据parity_xor和parity_flag的值可以纠正256字节数据中一个比特的错误(发现两个比特错误)。具体的纠错方法如下所述： 

若parity_xor值为0(22比特全部为0)，说明256字节数据没有错误(或者错误个数超过了纠错码的检错能力)；