[发明专利]接口连接处理器和存储器的命令转换方法、设备和系统

权利要求书

1.一种命令转换方法，包括：

接收第一命令格式的存储器系统命令，所述第一命令格式包括极限数据速率(XDR)命令格式；以及

自动将所述第一命令格式的所述存储器系统命令变换成第二命令格式，所述第二命令格式包括双倍数据速率(DDR)命令格式。

2.根据权利要求1所述的命令转换方法，进一步包括将所述第二命令格式的所述存储器系统命令转发到连接到DDR存储器的DDR存储器系统接口，以及控制提供给所述DDR存储器系统接口的一个或多个信号的时序，所述一个或多个信号与处理所述第二命令格式的所述存储器系统命令相关联。

3.根据权利要求2所述的命令转换方法，其中所述命令转换方法在转换芯片内实现，并且所述控制与处理所述第二命令格式的所述存储器系统命令相关联的一个或多个信号的时序包括控制所述转换芯片内的数据流时序信号和用于实现处理所述第二命令格式的所述存储器系统命令的DDR存储器的片上驱动器终止信号。

4.根据权利要求1所述的命令转换方法，其中通过极限输入/输出(XIO)链路接收所述存储器系统命令，所述XIO链路由XDR存储器接口控制器进行控制，并且其中所述方法进一步包括通过所述XDR存储器接口控制器调节所述存储器系统命令的至少一个时序参数，从而满足所述第二命令格式的所述存储器系统命令的DDR时序要求。

5.根据权利要求1所述的命令转换方法，其中所述第一命令格式的所述存储器系统命令包括XDR格式的关联地址和第一命令，并且其中所述第二命令格式的所述存储器系统命令包括DDR格式的关联地址和第二命令。

6.根据权利要求5所述的命令转换方法，进一步包括从所述XDR格式的所述关联地址选择地址比特用于所述DDR格式的所述关联地址中，其中所述选择地址比特包括参考DDR大小配置寄存器来确定要将所述XDR格式的所述关联地址的哪些行地址比特和列地址比特包括在所述DDR格式的所述关联地址中。

7.根据权利要求5所述的命令转换方法，其中所述自动变换进一步包括参考DDR时序配置寄存器来根据所述第二命令格式的所述存储器系统命令确定周期延迟，用于生成与处理所述第二命令格式的所述存储器系统命令相关联的数据流时序信号或片上驱动器终止信号中的至少一个信号，所述周期延迟依赖于所述存储器系统命令是读命令还是写命令。

8.根据权利要求5所述的命令转换方法，其中所述存储器系统命令是存储器系统写命令或存储器系统读命令中的一种，并且其中所述自动变换包括在变换到所述DDR格式的所述存储器系统命令的关联地址时，自动从所述XDR格式的所述存储器系统命令的关联地址丢弃第二XDR列命令。

9.根据权利要求8所述的命令转换方法，其中通过极限输入/输出(XIO)链路接收所述存储器系统命令，并且其中所述方法进一步包括将所述第二命令格式的所述存储器系统命令转发到DDR链路，并且其中所述方法进一步包括对于存储器系统读命令，针对所述DDR链路上的两拍数据，返回所述XIO链路上的一拍数据，并且其中所述方法进一步包括对于存储器系统写命令，针对所述XIO链路上的一拍数据，驱动所述DDR链路上的两拍数据。

10.根据权利要求1所述的命令转换方法，其中所述DDR命令格式是DDR2命令格式或DDR3命令格式中的一种。

11.一种用于接口连接采用第一命令格式的处理器和采用第二命令格式的存储器的设备，所述设备包括：

转换电路，适合于将采用第一命令格式的处理器连接到采用第二命令格式的存储器，所述转换电路：

从所述处理器以接收所述第一命令格式的存储器系统命令，所述第一命令格式包括极限数据速率(XDR)命令格式；以及

自动将所述第一命令格式的所述存储器系统命令变换成第二命令格式，所述第二命令格式包括双倍数据速率(DDR)格式。

12.根据权利要求11所述的设备，其中所述转换电路实现为适合于将所述处理器连接到所述存储器的转换芯片。