[发明专利]时间数字转换电路及其相关方法

权利要求书

1.一种时间数字转换电路，包含：

第一延迟电路，具有至少一第一延迟级，用以延迟第一输入信号以产生第一输出信号；

第二延迟电路，具有至少一第二延迟级，用以延迟第二输入信号以产生第二输出信号；

第一计数器，耦接该第一延迟电路，用以计数该第一输出信号以产生第一计数值；

第二计数器，耦接该第二延迟电路，用以计数该第二输出信号以产生第二计数值；以及

比较器，耦接该第一计数器与该第二计数器，用以比较该第一计数值与该第二计数值以产生比较结果信号；

其中该第一延迟级比该第二延迟级具有较大的延迟量，且该第一计数器较该第二计数器较早开始计数，而当该第二计数值落于包含该第一计数值的预定范围内时，该比较器输出该比较结果信号。

2.根据权利要求1所述的时间数字转换电路，其中该比较器是于该第二计数值等于该第一计数值时输出该比较结果信号。

3.根据权利要求1所述的时间数字转换电路，其中该比较器耦接至预定电路，且该比较结果信号是作为该预定电路的触发信号使用。

4.根据权利要求1所述的时间数字转换电路，其中该第一延迟电路具有多个第一延迟级，且该第一输出信号是对应至该些第一延迟级中的一部分。

5.根据权利要求1所述的时间数字转换电路，其中该第二延迟电路具有多个第二延迟级，且该第二输出信号是对应至该些第二延迟级中的一部分。

6.一种时间数字转换方法，包含：

使用至少一第一延迟级延迟第一输入信号以产生第一输出信号；

使用至少一第二延迟级延迟第二输入信号以产生第二输出信号；

计数该第一输出信号以产生第一计数值；

计数该第二输出信号以产生第二计数值；以及

比较该第一计数值与该第二计数值以产生比较结果信号；

其中该第一延迟级比该第二延迟级具有较大的延迟量，且该第一计数值较该第二计数值较早开始被计数，而当该第二计数值落于包含该第一计数值的预定范围内时，输出该比较结果信号。

7.根据权利要求6所述的时间数字转换方法，其中该比较该第一计数值与该第二计数值以产生比较结果信号的步骤是于该第二计数值实质上等于该第一计数值时输出该比较结果信号。

8.根据权利要求6所述的时间数字转换方法，其中该比较结果信号是作为预定电路的触发信号使用。

9.根据权利要求6所述的时间数字转换方法，其中该使用至少一第一延迟级延迟第一输入信号以产生第一输出信号的步骤是使用多个第一延迟级，且该第一输出信号是对应至该些第一延迟级中的一部分。

10.根据权利要求6所述的时间数字转换方法，其中该使用至少一第二延迟级延迟第二输入信号以产生第二输出信号的该步骤是使用多个第二延迟级，且该第二输出信号是对应至该些第二延迟级中的一部分。