专利详情
一种提高电流密度的绝缘体上硅可集成大电流P型半导体组合器件,包括:N型衬底及其上设埋氧层,在埋氧层上设被分隔成区域Ⅰ和Ⅱ的N型外延层,Ⅰ区包括:P型漂移区、N型深阱、P型缓冲阱、N型漏区、P型源区和N型体接触区,在硅表面设有场氧化层和栅氧化层,在栅氧化层上设有多晶硅栅,Ⅱ区包括:P型三极管漂移区、N型深阱、P型三极管缓冲阱、N型发射区和P型基区、P型源区和N型体接触区,硅表面设有场氧化层和栅氧化层,在栅氧化层上设有多晶硅栅,其特征在于P型基区包在P型缓冲区内部,N型漏区上的漏极金属与P型基区上的基极金属通过金属层连通。本
发明在不增加器件面积及降低器件其他性能的基础上显著提升器件的电流密度。
本文链接:http://www.vipzhuanli.com/tech/sell/s_4987.html,转载请声明来源钻瓜专利网。