“jfet ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果884个，建议您升级VIP下载更多相关专利

[发明专利]高电压接面场效晶体管结构-CN201210587232.2无效
发明人：许维勋;杜硕伦;连士进;吴锡垣 -专利权人：旺宏电子股份有限公司
申请日： 2012-12-28 - 公布日： 2014-07-02 - 主分类号： H01L27/098 文献下载
摘要：一JFET结构包括具有一第一端子的一第一JFET及与所述第一JFET相邻的一第二JFET。两个JFET共享所述第一端子，且所述第一端子在每一JFET的闸极之间。所述JFET亦提供至少一调谐旋钮以调整夹止电压，且提供一调谐旋钮以调整所述JFET结构的崩溃电压。此外，所述JFET具有作为另一调谐旋钮的一内埋层以调整所述JFET结构的所述夹止电压。
电压接面场效晶体管结构

[发明专利]JFET及其制造方法-CN201610144922.9有效
发明人：钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-03-15 - 公布日： 2019-06-11 - 主分类号： H01L27/07 文献下载
摘要：本发明公开了一种JFET，集成于LDMOS中，JFET的栅极区和LDMOS的沟道区共用，JFET和LDMOS的漂移区和漏区分别共用；JFET的栅极区底部的深阱组成JFET的沟道区，JFET的源漏区分别位于JFET的沟道区的两侧；JFET的源区由形成于深阱表面；在JFET的沟道区底部的第一导电类型深阱和第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，埋层和JFET的栅极区一起实现对JFET的沟道区的耗尽，消除衬底和JFET的沟道区底部直接接触时衬底的掺杂浓度的波动对JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。本发明还公开了一种JFET的制造方法。
jfet 及其制造方法

[发明专利]一种多分立电流源低噪声JFET差分并联放大器-CN202210416423.6在审
发明人：张洋;王圣捷;严复雪;王伟成 -专利权人：吉林大学
申请日： 2022-04-20 - 公布日： 2023-03-07 - 主分类号： H03F1/26 文献下载
摘要：本发明涉及地球物理勘探设备领域，涉及一种多分立电流源低噪声JFET差分并联放大器，包括JFET一级放大电路与IOA二级放大电路；JFET一级放大电路包括并联的两组JFET对管组成的共源放大电路，每组JFET对管的漏极连接锂电池正极，JFET对管的源极通过一NPN型BJT连接锂电池负极，JFET对管的栅极一同连接差分线圈的一侧输出信号，JFET对管的漏极作为输出；IOA二级放大电路采用减法器结构，通过两个输入端连接JFET一级放大电路的两个输出。运用分立电流源为两对并联JFET供电，减少JFET对间参数差异，利用并联法降低JFET器件本底噪声并发挥JFET器件低噪声放大的优势。
一种分立电流噪声 jfet 并联放大器

[发明专利]JFET及其制造方法-CN201610194142.5有效
发明人：钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-03-30 - 公布日： 2019-02-05 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种JFET，JFET集成于LDMOS中，JFET的栅极区埋在JFET的漂移区中；由横向位置和JFET的栅极区相同的JFET的漂移区组成JFET的沟道区，JFET的栅极区在沟道区中呈悬浮式结构，JFET的沟道区在纵向上被栅极区隔开成上沟道区和下沟道区，JFET的沟道区的宽度为上下沟道区的宽度和。
jfet 及其制造方法

[发明专利]宽带隙半导体器件-CN201980049518.5在审
发明人：世亨·柳 -专利权人：克利公司
申请日： 2019-07-05 - 公布日： 2021-03-19 - 主分类号： H01L29/78 文献下载
摘要：金属氧化物半导体场效应晶体管包括：宽带隙衬底，在衬底上的宽带隙漂移层，漂移层中的多个结注入物，以及结注入物之间的JFET区域。JFET区域由JFET间隙限定，该间隙是相邻的结注入物之间的距离。JFET间隙在整个MOSFET器件中并不均匀。JFET区域被分成第一JFET子区域和第二JFET子区域，使得第一JFET子区域中的掺杂浓度不同于第二JFET子区域中的掺杂浓度。
宽带半导体器件

[发明专利]JFET及其制造方法-CN201610148098.4有效
发明人：钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-03-16 - 公布日： 2018-08-21 - 主分类号： H01L29/772 文献下载
摘要：本发明公开了一种JFET，JFET集成于LDMOS中，JFET的栅极区由LDMOS的沟道区加上形成于LDMOS的沟道区的第一侧外部的阱区组成；形成于JFET的漂移区中的埋层和JFET的栅极区呈包围式结构；JFET的源区形成于包围式结构的表面。包围式结构的底部具有埋层缺口，在埋层缺口处形成JFET的沟道区，JFET的沟道区的沟道开启和关闭通过埋层对沟道区进行横向耗尽实现。本发明还公开了一种JFET的制造方法。本发明能实现对沟道的横向夹断、从而能消除衬底掺杂浓度对JFET性能的影响，还能实现夹断电压的精确控制和提高器件的稳定性。
jfet 及其制造方法

[发明专利]半导体器件及其制备方法-CN201910647082.1在审
发明人：马丁·多梅杰 -专利权人：半导体元件工业有限责任公司
申请日： 2019-07-17 - 公布日： 2020-02-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制备方法，所述半导体器件包括源极区，所述源极区被配置为提供MOSFET的MOSFET源极的至少一部分以及JFET的JFET源极的至少一部分。所述半导体器件包括JFET沟道区，所述JFET沟道区与所述源极区和所述MOSFET的MOSFET沟道区串联，并且设置在第一JFET栅极和第二JFET栅极之间。所述半导体器件包括JFET漏极，所述JFET漏极至少部分地设置在所述MOSFET的栅极的栅极绝缘体和所述JFET沟道区的至少一部分之间，并且与所述第一JFET栅极和所述第二JFET栅极电接触。
半导体器件及其制备方法

[发明专利]半导体装置-CN201880048889.7有效
发明人：河野宪司 -专利权人：株式会社电装
申请日： 2018-07-26 - 公布日： 2023-07-18 - 主分类号： H01L21/337 文献下载
摘要：具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42)，JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接，从而JFET(10)和MOSFET(20)被级联连接。并且，JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。
半导体装置

[发明专利]一种高压型复合器件-CN202111410324.9在审
发明人：杨帆;魏小康;肖逸凡;李海松;易扬波 -专利权人：无锡芯朋微电子股份有限公司
申请日： 2021-11-25 - 公布日： 2022-03-18 - 主分类号： H01L27/07 文献下载
摘要：本发明揭示了一种高压型复合器件，在高压JFET器件衬底内设置有高压JFET漏极耐压漂移区及高压JFET源极区，还包括高压JFET漏极有源区、高压JFET源极有源区；二极管结构设置于高压JFET漏极有源区上方、由第一多晶层及第二多晶层构成，多晶层间以PN结相连接；在高压JFET漏极有源区与二极管结构之间设置有一层栅氧化物，高压JFET漏极耐压漂移区的上方还设置一层场氧化物，场氧化物的上端面设置有高压JFET本发明基于目前常用的高压JEFT加工工艺，在不增加额外的器件面积及工艺层次的基础上实现了对包含高压JFET和稳流二极管的复合器件的制备。
一种高压复合器件

[发明专利]带有MOSFET和低正向电压的等效二极管增强型JFET的半导体器件及其制备方法-CN201110306022.7有效
发明人：雷燮光;王薇 -专利权人：万国半导体股份有限公司
申请日： 2011-09-26 - 公布日： 2012-05-02 - 主分类号： H01L29/78 文献下载
摘要：提出了一种带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区(公共半导体衬底区)。MOSFET器件和等效增强型JFET(等效二极管增强型JFET)器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为其等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。
带有 mosfet 正向电压等效二极管增强 jfet 半导体器件及其制备方法

[发明专利]级联的高压结型场效应晶体管-CN201110270577.0有效
发明人：秀明土子 -专利权人：万国半导体股份有限公司
申请日： 2011-09-02 - 公布日： 2012-06-06 - 主分类号： H01L27/098 文献下载
摘要：一种级联的结型场晶体管(JFET)器件，包括一个级联到二级低压JFET的一级高压JFET，其中一级和二级JFET的其中之一连接到另一个JFET级的漏极电极上。
级联高压场效应晶体管

[发明专利]电池充电电路-CN201410084356.8有效
发明人：雷燮光;王薇 -专利权人：万国半导体股份有限公司
申请日： 2011-09-26 - 公布日： 2014-08-27 - 主分类号： H02J7/00 文献下载
摘要：本发明提出了带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区。MOSFET器件和等效增强型JFET器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。
电池充电电路

[发明专利]JFET串联电路-CN201080006609.X有效
发明人： J.比拉;J.W.科拉尔;D.阿格勒 -专利权人：瑞士苏黎世联邦理工学院
申请日： 2010-02-03 - 公布日： 2012-01-04 - 主分类号： H03K17/0814 文献下载
摘要：本发明涉及一种用于开关在第一接线端子（1）与第二接线端子（2）之间的电流的开关装置，具有由以下元件构成的串联电路：至少两个JFET（J1-J6），其中最下部的JFET（J1）与第一接线端子（1）连接或者最下部的JFET（J1）在级联电路中通过控制开关（M）与第一接线端子（1）连接；和至少一个另外的JFET（J2-J5），该至少一个另外的JFET与最下部的JFET（J1）串联连接，其中距离最下部的JFET（J1）最远的JFET（J6）被称为最上部的JFET（J6）并且用其漏极接线端子与第二接线端子（2）连接，并且其中用于稳定所述JFET（J1-J6）的栅极电压的稳定电路（D11-D53）被连接在所述JFET（在此，在最上部的JFET（J6）的栅极接线端子（G6）与第二接线端子（2）之间连接附加电路（4），该附加电路将最上部的JFET（J6）的栅极接线端子（G6）上的电势拉到该最上部的JFET（J6）的漏极接线端子
jfet 串联电路

[发明专利]宽带隙半导体功率结型场效应晶体管的高温栅极驱动器及包括该栅极驱动器的集成电路-CN201080019883.0有效
发明人： R·凯利 -专利权人： SSSCIP有限公司
申请日： 2010-05-07 - 公布日： 2012-04-25 - 主分类号： H03K17/14 文献下载
摘要：描述了能够工作在高环境温度环境下的宽带隙(例如，＞2eV)半导体结型场效应晶体管(JFET)的栅极驱动器。宽带隙(WBG)半导体器件包括碳化硅(SiC)和氮化镓(GaN)器件。驱动器可以为非反相栅极驱动器，具有输入端、输出端、用于接收第一电源电压的第一基准线、用于接收第二电源电压的第二基准线、接地端和六个结型场效应晶体管(JFET)，其中第一JFET和第二JFET形成第一反相缓冲器，第三JFET和第四JFET形成第二反相缓冲器，以及第五JFET和第六JFET形成可用于驱动高温功率SiC JFET的推拉式电路。
宽带半导体功率场效应晶体管高温栅极驱动器包括集成电路

[发明专利]具有尺寸可扩展性的JFET仿真方法-CN201310753016.5有效
发明人：武洁 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-12-31 - 公布日： 2018-06-05 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种尺寸可扩展性的JFET仿真方法，常规的JFET仿真方法只能描述单一尺寸的JFET器件特性，不同尺寸的JFET器件需要使用不同的SPICE仿真来进行描述，本发明在业界标准的JFET SPICE仿真基础上，通过改写部分仿真参数，使其能具备与尺寸的变化相关联的参数，实现尺寸变化的JFET的仿真的可扩展性。
可扩展性尺寸变化仿真参数常规的改写关联

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 884 条