“串行移位寄存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8638025个，建议您升级VIP下载更多相关专利

[实用新型]得到主移位寄存器的一个或多个检查点的硬件结构-CN201620722509.1有效
发明人：菲利普·戴 -专利权人：想象技术有限公司
申请日： 2016-07-08 - 公布日： 2017-03-29 - 主分类号： G06F11/22 文献下载
摘要：本实用新型涉及得到主移位寄存器的一个或多个检查点的硬件结构。硬件结构包括用于存储最近移到主移位寄存器上的数据元素的、具有每个检查点的额外数据位置的扩展移位寄存器。更新历史移位寄存器具有用于存储指示扩展移位寄存器是否被更新的信息的每个检查点的数据位置。检查点产生逻辑通过基于存储在更新历史移位寄存器中的信息选择存储在扩展移位寄存器的数据元素的子集来得到每个检查点。
得到移位寄存器一个检查点硬件结构

[实用新型]得到主移位寄存器的一个或多个检查点的硬件结构-CN201720185017.8有效
发明人：菲利普·戴;朱利安·贝利 -专利权人：想象技术有限公司
申请日： 2016-07-08 - 公布日： 2017-12-19 - 主分类号： G06F11/22 文献下载
摘要：本实用新型涉及得到主移位寄存器的一个或多个检查点的硬件结构。硬件结构包括用于存储最近移到主移位寄存器上的数据元素的、具有每个检查点的额外数据位置的扩展移位寄存器。更新历史移位寄存器具有用于存储指示扩展移位寄存器是否被更新的信息的每个检查点的数据位置。检查点产生逻辑通过基于存储在更新历史移位寄存器中的信息选择存储在扩展移位寄存器的数据元素的子集来得到每个检查点。
得到移位寄存器一个检查点硬件结构

[发明专利]线性反馈移位寄存器和作选择性的加密码与解密码方法-CN01110250.0有效
发明人：谢宗贤;徐荣富 -专利权人：华邦电子股份有限公司
申请日： 2001-04-04 - 公布日： 2004-09-01 - 主分类号： H04L9/18 文献下载
摘要：一个移位寄存器使用在提供加密码与解密码的系统。此移位寄存器是由一个n阶线性反馈移位寄存器多项式提供系数。此移位寄存器包括一个存储器用以储存线性反馈移位寄存器多项式的系数与接收的输入样本经过计算后的结果，此存储器有一输入端用以接收输入样本，以及一符合线性反馈移位寄存器多项式的输出。
线性反馈移位寄存器选择性密码解密方法

[发明专利]移位寄存器和显示装置以及其驱动方法-CN201080042876.2在审
发明人：小山润 -专利权人：株式会社半导体能源研究所
申请日： 2010-09-21 - 公布日： 2012-09-19 - 主分类号： G11C19/00 文献下载
摘要：移位寄存器或者包含该移位寄存器的显示装置的功率消耗被降低。时钟信号由多条布线，而不是由一条布线来供应给移位寄存器。该多条布线中的任一条仅在移位寄存器的操作时段的部分时间内，而不是在移位寄存器的整个操作时段内供应时钟信号。因此，由供应时钟信号所引起的容量负载能够得以降低，从而使得移位寄存器的功率消耗降低。
移位寄存器显示装置及其驱动方法

[发明专利]串行通信中适应可变带宽的时钟数据恢复锁定检测电路-CN201810592414.6有效
发明人：袁帅;栾文焕;王自强;张春;王志华 -专利权人：清华大学
申请日： 2018-06-11 - 公布日： 2021-05-04 - 主分类号： H03L7/095 文献下载
摘要：本发明属于集成电路设计技术领域，为高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路，滤波器输出的超前/滞后信号分别输入至两组移位寄存器，并作为相互的复位信号。将两组移位寄存器的输出进行或非逻辑，即得到CDR_LOCK信号。对于不同带宽的滤波器，本发明CDR锁定检测电路自动调整锁定检测电路中移位寄存器的分辨率，既能够避免当CDR锁定检测电路中的移位寄存器位数较少时，CDR已经锁定，early和late交替出现的个数却超出CDR锁定检测电路所设定的阈值，导致CDR_LOCK信号不能稳定在高电平的情况，又可以解决当移位寄存器位数较多时，无论CDR是否锁定都会输出高电平的问题，提高了CDR锁定检测电路的准确性，PCS端也能够获得正确的
串行通信适应可变带宽时钟数据恢复锁定检测电路

[实用新型]一种基于移位寄存器级联的SSI数据采集电路-CN201821452606.9有效
发明人：袁红伟;王宇飞;曾丹 -专利权人：常州第四无线电厂有限公司
申请日： 2018-09-06 - 公布日： 2019-06-14 - 主分类号： G06F13/40 文献下载
摘要：本实用新型涉及数据采集技术领域，尤其一种基于移位寄存器级联的SSI数据采集电路，包括2片单端与差分转换芯片、m片n位移位寄存器芯片、主控制器、SSI模块，其中一片单端与差分转换芯片将主控制器的单端时钟信号转换成SSI模块所需的差分时钟信号；另一片单端与差分转换芯片将SSI模块的差分数据信号转换成移位寄存器所需的单端输入信号；所述m片n位移位寄存器芯片级联组成m*n位移位寄存器电路，将m*n位SSI串行数据转换成
位移位寄存器转换芯片单端数据采集电路移位寄存器级数据采集主控制器差分时钟信号差分数据信号串行数据转换单端时钟信号单端输入信号设计控制电路数据采集技术本实用新型移位寄存器控制逻辑通用器件运算周期位并行芯片级转换元器件功耗电路芯片占用

[发明专利]移位寄存器电路、源极驱动器及其方法-CN201010623034.8有效
发明人：郑圭荣 -专利权人：美格纳半导体有限公司
申请日： 2010-12-31 - 公布日： 2011-08-17 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种移位寄存器电路、源极驱动器及其方法。所述移位寄存器电路包括：多个移位寄存器，配置为通过根据第一时钟信号和第二时钟信号将输入信号顺序地移位来产生锁存时钟信号，第一时钟信号和第二时钟信号包括比移位寄存器时钟信号长的周期以及彼此不同的相位，其中，所述多个移位寄存器中的奇数移位寄存器配置为由第一时钟信号驱动，其中，偶数移位寄存器配置为由第二时钟信号驱动。
移位寄存器电路驱动器及其方法

[发明专利]一种垂直移位寄存器及其控制方法、IC芯片和TFT面板-CN201210425085.9有效
发明人：赖青俊;夏军 -专利权人：厦门天马微电子有限公司
申请日： 2012-10-26 - 公布日： 2013-09-04 - 主分类号： G09G3/20 文献下载
摘要：本发明实施例提供一种垂直移位寄存器及其控制方法、IC芯片和TFT面板，垂直移位寄存器可以通过一根控制线与IC芯片连接，垂直移位寄存器第1级移位寄存器单元需要的起始移位信号可以由该控制线直接提供，垂直移位寄存器第2级移位寄存器单元至第N级移位寄存器单元需要的复位信号可以由该控制线经反向器提供，从而减少控制线数量，减少布局布线设计空间的占用，并可以避免将控制线设置在VSR电路的最外侧，有效防止ESD产生。
一种垂直移位寄存器及其控制方法 ic 芯片 tft 面板

[发明专利]处理系统、相关集成电路、设备和方法-CN202211003589.1在审
发明人： F·伦尼格;V·德沃拉克 -专利权人：意法设计与应用股份有限公司;意法半导体应用有限公司
申请日： 2022-08-19 - 公布日： 2023-04-04 - 主分类号： G06F13/40 文献下载
摘要：一种处理系统，包括被配置成提供传输信号的传输端子、被配置成接收接收信号的接收端子、经由软件指令而可编程的微处理器、被配置成连接到存储器的存储器控制器、串行通信接口和通信系统。具体地，串行通信接口支持CAN FD Light操作模式和UART操作模式。为此，串行通信接口包括控制寄存器、时钟管理电路、传输移位寄存器、传输控制电路、接收移位寄存器和接收控制电路。对应地，微处理器可以经由相同的串行通信接口发送和/或接收CAN FD Light或UART帧。
处理系统相关集成电路设备方法

[发明专利]联合等化及译码输入数据流的平行决策反馈译码器及方法-CN200410057571.5有效
发明人：林后唯;郭协星;何荣峰;颜光裕 -专利权人：瑞昱半导体股份有限公司
申请日： 2004-08-20 - 公布日： 2005-10-19 - 主分类号： H04L5/00 文献下载
摘要：本发明提供一种P抽头平行决策反馈译码器，其包含有多个状态移位寄存器。该输入数据流所使用的编码的每一状态的残留度量会移位至对应该状态的第一移位寄存器，且该第一移位寄存器有M个暂存单元。一决策电路是电连接于该多个第一移位寄存器，用来依据该多个第一移位寄存器的残留度量输出一第一残留度量。一第二移位寄存器具有N个暂存单元，且该第一残留度量将位移至该第二移位寄存器。
联合译码输入数据流平行决策反馈译码器方法

[发明专利]移位寄存器、其驱动方法、栅极集成驱动电路及显示装置-CN201710005646.2在审
发明人：杜瑞芳;曹子君;马小叶;马睿 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-01-04 - 公布日： 2017-05-10 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置，通过在现有的移位寄存器中增设降噪模块，在信号输入端输入的有效脉冲信号的控制下，利用参考信号端消除信号输出端的噪声；同时，在由级联的多个本发明实施例提供移位寄存器组成的栅极集成驱动电路中，利用各级移位寄存器中的降噪模块与各信号输出端之间的连接关系，当一个移位寄存器的信号输出端输出异常时，可以将噪声耦合至与该级移位寄存器相邻的移位寄存器中的降噪模块，通过该降噪模块将噪声耦合释放到参考信号端，消除噪声，使各级移位寄存器的信号输出端的噪声相互抵消，在提高移位寄存器去除噪音能力的同时，提高栅极集成驱动电路输出的栅极扫描信号的稳定性。
移位寄存器驱动方法栅极集成电路显示装置

[发明专利]一种栅极驱动电路、显示面板以及电子设备-CN201610284482.7在审
发明人：金慧俊;敦栋梁 -专利权人：上海中航光电子有限公司;天马微电子股份有限公司
申请日： 2016-04-29 - 公布日： 2016-06-29 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种栅极驱动电路、显示面板以及电子设备，所述栅极驱动电路将所有扫描移位寄存器分为n组，能够降低时钟信号频率，降低功耗。且各个扫描移位寄存器组的第一个扫描移位寄存器共用一个第一虚拟移位寄存器，所述栅极驱动电路在进行正向扫描时，通过所述第一虚拟移位寄存器为所有扫描移位寄存器组提供扫描起始信号，相对于各个扫描移位寄存器组均需要单独的虚拟移位寄存器的实施方式，降低了虚拟移位寄存器的数量，进而使得电路结构简单，可以降低显示面板的边框区的宽度，便于电子设备的窄边框设计。
一种栅极驱动电路显示面板以及电子设备

[发明专利]栅极驱动电路及其驱动方法和显示面板-CN202011069946.5在审
发明人：苏秋杰;孙志华;缪应蒙;张银龙;曲峰;李承珉;廖燕平;邵喜斌 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： G09G3/20 文献下载
摘要：本公开实施例提供了一种栅极驱动电路及其驱动方法和显示面板，所示栅极驱动电路包括N级级联的移位寄存器，其中，所述N级级联的移位寄存器分为至少一组，每组包括K级级联的移位寄存器，其中第k级移位寄存器的时钟信号端连接为接收第k时钟信号，其中N、k和K均为正整数，1≤k≤K≤N；并且第n级移位寄存器的输入信号端连接至第n‑i级移位寄存器的输出信号端，第n级移位寄存器的复位信号端和第n+1级移位寄存器的复位信号端连接至n+j级移位寄存器的输出信号端
栅极驱动电路及其方法显示面板

[发明专利]移位寄存器、栅极驱动电路及其修复方法和显示装置-CN201310072138.8有效
发明人：梁逸南 -专利权人：京东方科技集团股份有限公司
申请日： 2013-03-07 - 公布日： 2013-07-10 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种移位寄存器、栅极驱动电路及其修复方法和显示装置，主要内容为：移位寄存器包括移位寄存器模块、修复模块和设置在两个模块间用于导通或断开两个模块的输出端和输入端的第一和第二可连接链接；移位寄存器模块，用于根据从自身的激励信号输入端接收的激励信号，将从第一时钟信号输入端输入的时钟信号从自身的输出端输出；修复模块，用于在移位寄存器模块出现故障时，将从自身的激励信号输入端接收的激励信号进行半个时钟周期的延迟后由于本发明中的移位寄存器包括具有上述功能的修复模块可以替代移位寄存器模块，因此，可实现在移位寄存器模块发生故障时，不影响后续移位寄存器的工作。
移位寄存器栅极驱动电路及其修复方法显示装置

[发明专利]显示装置、移位寄存器阵列及驱动像素阵列的方法-CN200610126737.3有效
发明人：魏俊卿;叶彦显;罗时勋 -专利权人：友达光电股份有限公司
申请日： 2006-09-06 - 公布日： 2007-02-14 - 主分类号： G09G3/20 文献下载
摘要：一种移位寄存器阵列包含多个第一移位寄存器、一第二移位寄存器、一第一连接线、一第二连接线及一第三连接线。每一个第一移位寄存器的一信号输出端与第一连接线及第三连接线交叉但预设不电连通。第一连接线连接第二移位寄存器的一信号输入端。第二连接线连接第二移位寄存器的一信号输出端，并与第三连接线建立多个电连接路径。当某个第一移位寄存器损坏时，相应的连接点及交叉点被切断或连接，使第二移位寄存器替换已损坏的第一移位寄存器。
显示装置移位寄存器阵列驱动像素方法