“高密度半导体”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果729636个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN201810057093.X在审
发明人：贝杰翰;杜旺朱;姚民;金阳瑞;张民华;金东和;乔阿拉;安韶珍 -专利权人：艾马克科技公司
申请日： 2018-01-22 - 公布日： 2018-07-31 - 主分类号： H01L23/538 文献下载
摘要：半导体装置及其制造方法。一种半导体装置包括低密度基板、位于所述低密度基板的空腔内的高密度嵌体、第一半导体晶粒和第二半导体晶粒。所述第一半导体晶粒包括高密度凸块和低密度凸块。所述第二半导体晶粒包括高密度凸块和低密度凸块。所述第一半导体晶粒的高密度凸块和第二半导体晶粒的高密度凸块电连接到所述高密度嵌体。所述第一半导体晶粒的低密度凸块和所述第二半导体晶粒的低密度凸块电连接到所述低密度基板。
半导体晶粒凸块半导体装置密度基板电连接嵌体空腔制造

[发明专利]高密度电容器结构及方法-CN201610258597.9有效
发明人：李偉健;裴成文;王平川 -专利权人：格罗方德半导体公司
申请日： 2016-04-22 - 公布日： 2019-03-22 - 主分类号： H01L23/64 文献下载
摘要：本发明涉及高密度电容器结构及方法，具体提供的是基于半导体纳米柱的阵列的高密度电容器结构。该高密度电容器结构可以是多个电容器，其中各该半导体纳米柱充当该多个电容器其中一者的底电极，或者该高密度电容器结构可以是大面积金属‑绝缘体‑金属(MIM)电容器，其中该半导体纳米柱充当后续所形成用于该MIM
高密度电容器结构方法

[发明专利]半导体封装装置及其制造方法-CN202111295022.1在审
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-11-03 - 公布日： 2022-02-15 - 主分类号： H01L23/498 文献下载
摘要：本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：桥接重布线层，包括高密度线路区和低密度线路区；第一电子元件，设置于桥接重布线层下，第一电子元件主动面设置有第一高密度输入‑输出I/O区和第一低密度I/O区，第一高密度I/O区与高密度线路区电连接，第一低密度I/O区通过打线与低密度线路区电连接；第二电子元件，与第一电子元件相邻设置，第二电子元件主动面设置有第二高密度I/O区和第二低密度I/O区，第二高密度I/O区与高密度线路区电连接。
半导体封装装置及其制造方法

[发明专利]高密度电浆化学气相沉积反应器及方法-CN200610127751.5有效
发明人：刘中伟;刘沧宇;林剑锋;张振凉;陈明德;林嘉慧;蔡瑛修;吴斯安;李音频 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-09-01 - 公布日： 2007-04-04 - 主分类号： C23C16/00 文献下载
摘要：本发明是有关于一种高密度电浆化学气相沉积反应器及方法。该高密度电浆化学气相沉积方法，首先，激发一气体混合物，以产生具有复数个离子的电浆，且引导电浆至一半导体晶圆上的密集区域中。接着，以额外的热源加热半导体晶圆。最后，于半导体晶圆上沉积电浆中的一物质。该高密度电浆化学气相沉积反应器包括一反应室；一激发源，用以激发一气体混合物；一半导体晶座，用以承载一半导体晶圆；以及额外的一加热元件，设置于该反应室内，以提供热能来加热该半导体晶圆。本发明可改善现有的高密度电浆化学气相沉积方法。
高密度化学沉积反应器方法

[发明专利]半导体封装结构及其形成方法-CN202111142689.8在审
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-09-28 - 公布日： 2022-02-11 - 主分类号： H01L23/498 文献下载
摘要：本发明涉及一种半导体封装结构及其形成方法。该半导体封装结构包括：下线路层，包括高密度线路区和低密度线路区，高密度线路区的I/O密度大于低密度线路区的I/O密度，高密度线路区的I/O界面低于低密度线路区的I/O界面；上线路层，位于下线路层上方，上线路层包括电连接到低密度线路区的I/O的第一贯通孔，上线路层还包括电连接到高密度线路区的I/O的第二贯通孔。
半导体封装结构及其形成方法

[实用新型]半导体封装结构-CN202222091385.X有效
发明人：张中;张国栋;谢雨龙;王乾 -专利权人：江苏芯德半导体科技有限公司
申请日： 2022-08-10 - 公布日： 2022-09-06 - 主分类号： H01L23/538 文献下载
摘要：本实用新型公开了一种半导体封装结构，其包括基板、内嵌于基板的高密度连接层以及设置于基板表面的至少一个芯片，高密度连接层包括多层金属布线层。半导体封装结构为多个芯片封装结构和/或单个芯片封装结构。本实用新型提供的半导体封装结构，通过高密度连接层的多层金属布线层，实现单个芯片封装结构或多个芯片封装结构，高密度连接层的多层金属布线层具有细线宽和窄间距，减少了布线和装配的差错，降低安装难度；同时，增加了基板设计的灵活性
半导体封装结构

[发明专利]半导体失配的减少-CN201210039247.5有效
发明人：陈重辉;沈瑞滨;彭永州;康伯坚;谢仲朋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-02-20 - 公布日： 2012-09-19 - 主分类号： H01L21/02 文献下载
摘要：公开了用于半导体失配减少的系统和方法。实施例包括：半导体器件的高密度区域和低密度区域的导体密度和有源区域密度。为了提高导体密度和有源区域密度，可以将伪材料添加至低密度区域，从而减少了在高密度区域和低密度区域之间的内部密度失配。另外，可以将类似处理用于减少在位于半导体衬底上的不同区域之间的外部失配。一旦已经减少了这些失配，为了减少导体密度失配和有源区域密度失配，就可以额外填充围绕不同区域的空白区域。
半导体失配减少

[发明专利]隔离沟槽薄膜填充结构、半导体存储器件及制备方法-CN201710980265.6在审
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-10-19 - 公布日： 2018-02-16 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种隔离沟槽薄膜填充结构、半导体存储器件及制备方法，其中，隔离沟槽薄膜填充结构的制备方法至少包括提供一制备有外围沟槽的半导体衬底；于半导体衬底上形成预制填充材料，覆盖半导体衬底的上表面及外围沟槽的侧壁和底部且形成一缩口颈；预刻蚀预制填充材料去除缩口颈；于半导体衬底上形成高密度等离子体氧化物材料，覆盖预制填充材料并填充满外围沟槽；去除多余的高密度等离子体氧化物材料和预制填充材料，以得到位于外围沟槽内的高密度等离子体氧化物层和预制填充层本发明通过预刻蚀来改善预制填充材料的外形，使高密度等离子体氧化物材料与预制填充材料之间不易形成空洞，进而避免后续形成的金属位线出现短路而造成器件失效。
隔离沟槽薄膜填充结构半导体存储器件制备方法

[发明专利]一种高密度亚微米高压BCD半导体器件及其工艺方法-CN201210244066.6无效
发明人：吕宇强;邵凯;陈雪萌;杨海波 -专利权人：上海先进半导体制造股份有限公司
申请日： 2012-07-13 - 公布日： 2012-10-10 - 主分类号： H01L27/06 文献下载
摘要：本发明提供了一种高密度亚微米的超高压BCD半导体工艺集成的器件，该高压BCD工艺实现的集成器件可包括：超高压LDMOS、中压NLDMOS、中压FDPMOS、高压JFET、低压NMOS、低压PMOS、齐纳二极管、多晶电阻、PIP电容、双极晶体管NPN管以及双极晶体管PNP管，所述高密度亚微米高压BCD半导体器件直接做在P型衬底上，所述超高压LDMOS的源极和栅极沿漏极中心对称。本发明还提供了一种制造高密度亚微米高压BCD半导体器件的工艺方法。本发明提供的高密度亚微米高压BCD半导体工艺不仅可提高高压器件的面积效率，同时可集成亚微米的低压器件，是一种高性能、低成本的高压集成芯片制造工艺。
一种高密度微米高压 bcd 半导体器件及其工艺方法

[发明专利]一种半导体器件的制造方法-CN201810312387.2在审
发明人：孙晓峰;秦仁刚;盛拓 -专利权人：无锡华润上华科技有限公司
申请日： 2018-04-09 - 公布日： 2019-10-22 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底中形成沟槽；使用高密度等离子体化学气相沉积工艺在所述沟槽中填充隔离材料，以形成浅沟槽隔离结构，其中，所述高密度等离子体化学气相沉积工艺依次包括加热阶段和沉积阶段本发明提供的半导体器件的制造方法，其中高密度等离子体化学气相沉积工艺加热阶段所使用的工艺气体中不包含氧气，避免氧气与沟槽侧壁的半导体衬底发生氧化反应而诱发晶格缺陷，从而避免了器件漏电现象的产生。
高密度等离子体化学气相沉积半导体器件加热阶段衬底氧气半导体工艺气体制造浅沟槽隔离结构沉积阶段隔离材料沟槽侧壁晶格缺陷漏电现象氧化反应填充诱发

[发明专利]半导体测试图案及其测试方法-CN202110234796.7有效
发明人：袁林山;杨光;欧阳锦坚;吕嘉伟;黄清俊;谈文毅 -专利权人：联芯集成电路制造(厦门)有限公司
申请日： 2021-03-03 - 公布日： 2022-06-14 - 主分类号： H01L21/66 文献下载
摘要：本发明公开一种半导体测试图案及其测试方法，其中该半导体测试图案包含一高密度元件区，以及多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案。
半导体测试图案及其方法

[发明专利]衬底和半导体封装装置以及用于制造所述衬底和半导体封装装置的方法-CN202011253625.0在审
发明人：胡逸群;唐心陆 -专利权人：日月光半导体制造股份有限公司
申请日： 2020-11-11 - 公布日： 2021-10-22 - 主分类号： H01L23/498 文献下载
摘要：提供一种衬底、半导体封装装置和制造半导体封装装置的方法。所述衬底包含低密度布线结构、第一中等密度布线结构和高密度布线结构。所述第一中等密度布线结构电连接到所述低密度布线结构。所述高密度布线结构电连接到所述低密度布线结构。所述高密度布线结构和所述第一中等密度布线结构并排安置。所述低密度布线结构的电路层的线距大于所述第一中等密度布线结构的电路层的线距。所述第一中等密度布线结构的所述电路层的所述线距大于所述高密度布线结构的电路层的线距。
衬底半导体封装装置以及用于制造方法

[发明专利]一种化合物半导体的腐蚀方法-CN201610757979.6在审
发明人：法比奥·圣阿加塔;艾莉娜·耶尔沃利诺;罗伯特·索科洛夫斯基;董明智 -专利权人：北京代尔夫特电子科技有限公司
申请日： 2016-08-29 - 公布日： 2016-12-28 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供了一种化合物半导体的腐蚀方法，所述方法包括如下步骤：(1)在化合物半导体上覆盖图案化的掩膜层；所述化合物半导体为二元和/或多元III‑V族化合物半导体；(2)采用高密度等离子体源产生的高密度等离子体对暴露的化合物半导体进行氧化处理，得到氧化层，其中掩膜层不与高密度氧等离子体反应；(3)去除氧化层；(4)去除图案化的掩膜层，得到腐蚀后的化合物半导体。所述方法能够快速、精确控制二元和/或多元III‑V族化合物半导体的刻蚀速率和刻蚀深度，表面损伤较低，无残留，且刻蚀表面均一性高，可用于晶体管凹栅和欧姆接触等结构的形成。
一种化合物半导体腐蚀方法

[发明专利]一种铝基碳化硅高密度封装半导体复合材料及其制备方法-CN202010128507.0在审
发明人：田鹏 -专利权人：江苏时代华宜电子科技有限公司
申请日： 2020-02-28 - 公布日： 2020-06-02 - 主分类号： C22C47/14 文献下载
摘要：一种铝基碳化硅高密度封装半导体复合材料，以重量计，包括以下原料：铝20～40份、镁6～10份、碳化硅微粉15～19份、碳纤维增强体10～20份、钛10～14份、铌2～6份、铂3～7份、铁10～20份、铜10～14份；本发明的有益效果是在原料中加入了钛、铌、铂和碳纤维增强体，从而使铝基碳化硅高密度封装半导体复合材料的结构强度更高，防止铝基碳化硅高密度封装半导体复合材料在使用时发生损坏。
一种碳化硅高密度封装半导体复合材料及其制备方法

[发明专利]浅沟槽隔离结构的形成方法-CN201010571081.2无效
发明人：平延磊 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-12-02 - 公布日： 2012-06-06 - 主分类号： H01L21/762 文献下载
摘要：一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有沟槽；使用第一高密度等离子体化学气相沉积形成填充介质层，对所述沟槽进行预填充，并覆盖所述半导体衬底的表面；使用第二高密度等离子体化学气相沉积形成帽盖介质层，对所述沟槽进行完全填充，并覆盖所述填充介质层，所述第二高密度等离子体化学气相沉积的反应温度为630℃至670℃。
沟槽隔离结构形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条