“非易失性存储器阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9712509个，建议您升级VIP下载更多相关专利

[发明专利]一种集成电路芯片及其制造方法-CN201310472506.8在审
发明人：刘磊;龚轶;刘伟;尹海洲 -专利权人：苏州东微半导体有限公司
申请日： 2013-10-11 - 公布日： 2015-04-29 - 主分类号： H01L27/105 文献下载
摘要：本发明揭示了一种集成电路芯片及其制造方法，包括一个半导体衬底；在所述半导体衬底上形成的半浮栅存储器阵列和非易失性存储器阵列；用于连接所述半浮栅存储器阵列和所述非易失性存储器阵列的第一输入输出端和第二输入输出端本发明将半浮栅存储器阵列和非易失性存储器阵列集成在同一芯片上，将半浮栅存储器阵列作为非易失性存储器阵列的缓存，可以加快非易失性存储器阵列的存储速度，实现大容量、高速度的程式和数据存储与操作。
一种集成电路芯片及其制造方法

[发明专利]存储器系统及其操作方法-CN201710446458.3有效
发明人：谢明辉;连存德;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2017-06-14 - 公布日： 2020-05-12 - 主分类号： G11C13/00 文献下载
摘要：本发明提供一种存储器系统包括非易失性存储器阵列以及存储器控制器。非易失性存储器阵列用以存储数据。存储器控制器耦接非易失性存储器阵列。在电路板装设操作施加前，存储器控制器用以提供预设写入操作以写入数据至非易失性存储器阵列。在电路板装设操作施加后，存储器控制器用以提供正常写入操作以写入数据至非易失性存储器阵列。另外，一种存储器系统的操作方法也被提出。
存储器系统及其操作方法

[发明专利]一种分层存储器阵列及其工作方法-CN201410053297.8有效
发明人：景蔚亮;陈邦明 -专利权人：上海新储集成电路有限公司
申请日： 2014-02-17 - 公布日： 2017-01-11 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种分层存储器阵列及其工作方法，包括：易失性静态随机访问存储器阵列层(包括多个静态随机访问存储单元)；多个非易失性存储器阵列层(包括非易失性存储器单元组成的阵列)；控制端组，其包括静态随机访问存储器和非易失性存储器的多个控制端；每个易失性静态随机访问存储器的控制端控制着多个易失性静态随机访问存储器单元，每个非易失性存储器的控制端控制着多个非易失性存储器单元；非易失性存储器阵列层中的每一个非易失性存储器单元均与易失性静态随机访问存储器阵列层中的一个静态随机访问存储单元连接
一种分层存储器阵列及其工作方法

[发明专利]用于存储装置的映射表-CN201710504464.X有效
发明人： A·C·盖姆利;C·C·麦坎布里奇;P·J·桑德斯;L·A·桑德尔贝史 -专利权人：西部数据技术公司
申请日： 2017-06-28 - 公布日： 2021-03-19 - 主分类号： G06F12/02 文献下载
摘要：本申请公开一种用于存储装置的映射表。在一些实例中，存储装置包含：第一非易失性存储器阵列，其经配置以存储来自主机装置和所述存储装置的数据；以及第二非易失性存储器阵列，其经配置以存储来自所述存储装置的数据，其中所述第二非易失性存储器阵列与所述第一非易失性存储器阵列分开所述存储装置还包含控制器，所述控制器经配置以将虚拟至物理映射表存储到所述第一非易失性存储器阵列，并将所述虚拟至物理映射表的一部分存储到所述第二非易失性存储器阵列。
用于存储装置映射

[发明专利]用于非易失性存储器的自动节电待机控制的装置和方法-CN200810099547.6有效
发明人：克里斯托弗·海德;恩里科·卡列里 -专利权人：英特尔公司
申请日： 2003-10-29 - 公布日： 2008-10-01 - 主分类号： G11C16/30 文献下载
摘要：一种非易失性存储器阵列，例如闪存阵列，可以包括节电电路，以控制非易失性存储器阵列的待机模式。在非易失性存储器阵列的至少一个或多个输入端没有活动的情况下，节电电路可以使非易失性存储器阵列置入待机模式。通过减少非易失性存储器阵列的工作电流，不需要处理器的介入就能自动节省功率。自动节电电路可以向待机电路的输入端提供芯片使能输出，来控制待机电路的运行，而不需要来自处理器的显式待机命令。
用于非易失性存储器自动节电待机控制装置方法

[发明专利]非易失性存储器的自动节电待机控制-CN200380100432.X有效
发明人：克里斯托弗·海德;恩里科·卡列里 -专利权人：英特尔公司
申请日： 2003-10-29 - 公布日： 2005-11-02 - 主分类号： G06F1/32 文献下载
摘要：一种非易失性存储器阵列，例如闪存阵列，可以包括节电电路，以控制非易失性存储器阵列的待机模式。在非易失性存储器阵列的至少一个或多个输入端没有活动的情况下，节电电路可以使非易失性存储器阵列置入待机模式。通过减少非易失性存储器阵列的工作电流，不需要处理器的介入就能自动节省功率。自动节电电路可以向待机电路的输入端提供芯片使能输出，来控制待机电路的运行，而不需要来自处理器的显式待机命令。
非易失性存储器自动节电待机控制

[发明专利]与网络结构连接的网络存储设备-CN201910197641.3在审
发明人：李昶德;申昇烨;梁耿辅;吴和锡 -专利权人：三星电子株式会社
申请日： 2019-03-15 - 公布日： 2019-10-29 - 主分类号： H04L29/08 文献下载
摘要：一种与网络结构连接的网络存储设备包括：网络存储控制器，其执行与所述网络结构的接口连接并转换和处理通过所述网络结构提供的命令；以及非易失性存储器集群，其在所述网络存储控制器的控制下与所述网络存储控制器交换数据所述非易失性存储器集群包括：通过第一通道与所述网络存储控制器连接的第一非易失性存储器阵列、通过第二通道与所述网络存储控制器连接的非易失性存储器交换机以及第二非易失性存储器阵列，所述第二非易失性存储器阵列在所述非易失性存储器交换机的控制下与所述网络存储控制器通信
网络存储控制器非易失性存储器网络结构非易失性存储器阵列网络存储设备交换机集群交换数据接口连接转换通信

[发明专利]非易失性存储器及其编程方法-CN201811536494.X在审
发明人：陈敏怡;陈春晖;罗啸 -专利权人：北京兆易创新科技股份有限公司;上海格易电子有限公司
申请日： 2018-12-14 - 公布日： 2020-06-23 - 主分类号： G11C16/12 文献下载
摘要：本发明提供了一种非易失性存储器以及一种非易失性存储器的编程方法。所述非易失性存储器包括多条字线，多条位线，存储器单元阵列，以及控制器。所述存储器单元阵列通过所述多条字线和所述多条位线寻址。所述控制器设置为：向与所述存储器单元阵列中的待编程存储器单元连接的字线首先施加一个递增的第一编程电压脉冲，之后施加一个或者多个增量阶跃脉冲编程电压。通过本发明的非易失性存储器以及一种非易失性存储器的编程方法，能够减少编程电压对存储器单元的栅极氧化层的应力。
非易失性存储器及其编程方法

[发明专利]非易失性存储器装置、电子装置和服务提供方接口-CN202110498504.0在审
发明人：金灿镐;边大锡 -专利权人：三星电子株式会社
申请日： 2021-05-08 - 公布日： 2021-11-23 - 主分类号： G06F21/80 文献下载
摘要：提供一种非易失性存储器装置、电子装置和服务提供方接口。所述非易失性存储器装置包括存储器单元阵列和安全模块，其中，安全模块被配置为：处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第一数据以生成第一密码密钥，处理包括关于存储在存储器单元阵列中的非易失性存储器装置的信息的第二数据以生成第二密码密钥，使用第一密码密钥和第二密码密钥通过公钥密码算法生成公钥和秘密密钥，并且将第一密码密钥、第二密码密钥、公钥和秘密密钥提供给存储器单元阵列，存储器单元阵列被配置为：存储第一密码密钥、第二密码密钥、公钥和秘密密钥，并且公钥被提供给连接到非易失性存储器装置的主机。
非易失性存储器装置电子服务提供接口

[发明专利]使用非易失性存储器来实施非易失性计数器的方法和系统-CN201810472758.3有效
发明人：亚当·杰里姆·怀特 -专利权人：恩智浦有限公司
申请日： 2018-05-17 - 公布日： 2023-06-02 - 主分类号： G11C16/24 文献下载
摘要：公开了一种使用非易失性存储器来实施非易失性计数器的方法。在实施例中，所述方法涉及分配以下操作：将计数器的低位字跨越所述非易失性存储器中的存储器阵列中的存储器单元存储在非易失性存储器中；和将所述计数器的另外位在所述非易失性存储器中存储在所述存储器阵列外部的存储器单元中，其中基于所述计数器的较高位来针对每一计数确定所述存储器阵列中存储所述低位字的部位。
使用非易失性存储器实施非易失性计数器方法系统

[发明专利]非易失性存储器装置和系统及其操作执行方法-CN201811653997.5有效
发明人：韩一洙;金成骏;金钟和;郑多喜 -专利权人：三星电子株式会社
申请日： 2018-12-27 - 公布日： 2023-09-29 - 主分类号： G06F3/06 文献下载
摘要：公开一种非易失性存储器装置和系统及其操作执行方法。一种非易失性存储器装置包括非易失性存储器单元阵列、输入/输出板单元和外围电路。非易失性存储器装置执行由控制器请求的操作。输入/输出板组件提供路径，其中，通过所述路径，与由控制器请求的操作有关的命令和数据被输入到非易失性存储器装置，被请求的操作的执行结果被输出到控制器。外围电路被配置为：加载有由控制器提供的多个命令，临时存储由控制器提供的将被写入在非易失性存储器单元阵列中的编程数据和从非易失性存储器单元阵列读取的数据，基于非易失性存储器装置的内部操作状态，将所述多个命令的执行顺序调整为与控制器异步
非易失性存储器装置系统及其操作执行方法

[实用新型]一种非易失性存储器-CN201620418718.7有效
发明人：薛子恒;潘荣华;刘奎伟 -专利权人：北京兆易创新科技股份有限公司
申请日： 2016-05-10 - 公布日： 2016-12-28 - 主分类号： G11C16/34 文献下载
摘要：本实用新型公开了一种非易失性存储器，该非易失性存储器包括存储单元阵列、字线选择单元、位线选择单元、电压泵以及控制单元，其中，所述控制单元分别与所述存储单元阵列、字线选择单元、位线选择单元以及电压泵相连接，所述电压泵与所述存储单元阵列连接，还包括：温度监测器，所述温度监测器，与所述控制单元相连，用于监测非易失性存储器所处环境的温度，并向所述控制单元传输所处环境的温度信息。利用该非易失性存储器，实现了对非易失性存储器工作所需电压的实时调整，由此在不影响非易失性存储器工作准确性的同时缩短了工作时间，进而达到了提高非易失性存储器的稳定性和可靠性的目的。
一种非易失性存储器

[实用新型]一种非易失性存储器数据保护装置-CN201822074480.2有效
发明人：曾伟军;杨磊 -专利权人：成都嘉泰华力科技有限责任公司
申请日： 2018-12-11 - 公布日： 2019-07-05 - 主分类号： G11C16/10 文献下载
摘要：本实用新型公开了一种非易失性存储器数据保护装置，包括处理器、非易失性存储器和现场可编程门阵列FPGA，所述FPGA包括处理器接口电路、非易失性存储器数据保护电路和非易失性存储器接口电路；所述处理器接口电路输入端连接处理器，接收处理器发出的写命令和受保护数据，处理器接口电路的输出端连接非易失性存储器数据保护电路输入端，非易失性存储器数据保护电路输出端连接非易失性存储器接口电路输入端，非易失性存储器接口电路输出端连接非易失性存储器，现场可编程门阵列FPGA用于实现非易失性存储器数据保护指令组和指令发送顺序，能够在一个处理器写周期完成，相对软件编程实现方式提高20倍；使用方便，数据保护无需专门软件编程。
非易失性存储器非易失性存储器接口处理器接口电路数据保护电路处理器现场可编程门阵列FPGA 数据保护装置输出端连接数据保护本实用新型电路输出端电路输入端接收处理器受保护数据输入端连接软件编程指令发送专门软件输入端写命令写周期指令组编程电路

[发明专利]非易失性存储器接口-CN202010565278.9在审
发明人： S.米塔尔;S.巴蒂亚;V.加塔瓦德 -专利权人：桑迪士克科技有限责任公司
申请日： 2020-06-19 - 公布日： 2021-09-28 - 主分类号： G06F3/06 文献下载
摘要：本发明题为“非易失性存储器接口”。一种电路，该电路包括非易失性存储器阵列、输入/输出(IO)电路、解码器电路、控制电路和读/写电路。非易失性存储器阵列耦接到地址解码器，该地址解码器识别非易失性存储器阵列内用于存储命令的位置。IO电路通过控制总线耦接到解码器电路。解码器电路从由IO电路通过数据总线接收的固定长度命令序列解码命令地址和存储命令。解码器电路可包括用于解码和并行操作的串行输入并行输出(SIPO)电路。控制电路耦接到IO电路和解码器电路并生成控制信号以执行经解码的存储命令。读/写电路耦接到非易失性存储器阵列和控制电路。读/写电路响应于存储命令在非易失性存储器阵列和IO电路之间传输数据。
非易失性存储器接口

[发明专利]非易失性存储器的直通阵列布线-CN201580025734.8有效
发明人： D.蒂姆高达;R.林赛;M.李 -专利权人：英特尔公司
申请日： 2015-05-13 - 公布日： 2020-08-11 - 主分类号： H01L27/1157 文献下载
摘要：描述用于在非易失性存储器中对接入线布线的技术。在一些实施例中，技术包括在非易失性存储器中的存储器阵列的一部分中形成一个或多个直通阵列通孔，例如在阵列区或外围区中。一个或多个接入线可通过直通阵列通孔布线，而不是在存储器阵列的阵列或外围区上方或下方的区内。这可以实现备选布线配置，并且可实现对额外接入线布线而不使非易失性存储器的块高度增加或大致增加。还描述采用这样的技术的非易失性存储器。
非易失性存储器直通阵列布线

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条