“超标量处理器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11203123个，建议您升级VIP下载更多相关专利

[发明专利]一种用于处理器的寄存器重命名方法及系统-CN202210091168.2有效
发明人：周观太;陈钦树;朱伏生;朱晓明 -专利权人：广东省新一代通信与网络创新研究院
申请日： 2022-01-26 - 公布日： 2022-04-22 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种用于处理器的寄存器重命名方法，该方法包括：将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；分别对检查组进行相关性检查确定最终的物理源寄存器；根据最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径由此能够优化寄存器重命名相关性检查处理电路的关键路径，降低关键路径时延，提高超标量处理器的频率。
一种用于处理器寄存器重命名方法系统

[发明专利]超标量处理器实现指令缓存路选择的方法及装置-CN201110216544.8有效
发明人：程旭;谢子超;宋天宝;陆俊林;佟冬 -专利权人：北京北大众志微系统科技有限责任公司
申请日： 2011-07-29 - 公布日： 2012-01-04 - 主分类号： G06F9/38 文献下载
摘要：本发明披露了超标量处理器实现指令缓存路选择的方法及装置，其中方法包括：至少根据指令的取指请求判断取指模式；根据取指模式属于顺序取指场景采用路历史模式进行路预测，根据取指模式属于非顺序取指场景采用路预测模式进行路预测本发明使得超标量处理器从整体上取得了更好的能效性；由于避免了大量非必要路的Tag比较及Data访问，以及由于使用额外资源较少，故使得处理器的整体能耗降低。
标量处理器实现指令缓存选择方法装置

[发明专利]一种提高处理器缓存命中率的方法及装置-CN202210096816.3有效
发明人：赖文彬;朱晓明;朱伏生;苏日娜;廖述京 -专利权人：广东省新一代通信与网络创新研究院
申请日： 2022-01-27 - 公布日： 2022-05-06 - 主分类号： G06F12/0862 文献下载
摘要：本公开提供了一种提高处理器缓存命中率的方法及装置，该方法包括：步骤1：绘制超标量处理器的程序控制流图，程序控制流图中每个程序块有两个结束节点，结束节点为当前程序块下一拍将要被执行的下一程序块；步骤2：将当前程序块及当前程序块下一拍将要被执行的全部下一程序块均加载至本公开提供的一种提高处理器缓存命中率的方法及装置，通过超标量处理器的程序控制流图，将当前执行的程序块及下一个要执行的程序块提前放入cache中，使得cache中总会有个程序块可以处在执行中，极大提高了缓存的命中率，提高了超标量处理器性能。
一种提高处理器缓存命中率方法装置

[发明专利]一种支持超标量与超长指令字混合架构处理器的分支预测方法-CN201510213002.3有效
发明人：何虎;付家为;麻军平;杜勇;王旭;侯毓敏 -专利权人：清华大学
申请日： 2015-04-29 - 公布日： 2017-06-13 - 主分类号： G06F9/38 文献下载
摘要：一种支持超标量与超长指令字混合架构处理器的分支预测方法，首先在取指级从BTB表中取得跳转指令所在分发包的NDA，然后根据此NDA来判断包含跳转指令的取指包中跳转指令后面的指令是否会执行，并以valid值标识出来，在分发级根据valid值标识的不同来判断该跳转指令是在超标量还是超长指令字模式下，在超标量模式下，分发包中跳转指令后的指令不能执行，如预测错误则从跳转指令后一条指令重新执行；在超长指令字模式下，分发包中跳转指令后面指令允许和跳转指令并行执行，如预测错误则从下个分发包首地址处重新执行；本发明能使混合架构处理器在两种模式下都能够进行分支预测，在吸收两种模式长处的同时减少了跳转指令周期损失，提高了处理器性能。
一种支持标量超长指令混合架构处理器分支预测方法

[发明专利]一种超标量RISC-V处理器的扩展指令接口-CN202210828129.6在审
发明人：韩军;孔欣杰;何伟亮 -专利权人：复旦大学
申请日： 2022-07-14 - 公布日： 2022-11-08 - 主分类号： G06F9/38 文献下载
摘要：本发明属于集成电路设计技术领域，具体为一种基于超标量RISC‑V处理器流水线的扩展指令接口。本发明扩展指令接口能够与超标量RISC‑V处理器流水线对接，完成RISC‑V指令集中扩展指令在处理器中的正常处理与执行。本发明包括开源玄铁处理器的原有流水线修改逻辑与可扩展指令管理模块；流水线修改逻辑完成可扩展指令在流水线中的处理逻辑，包括：可扩展指令译码逻辑、可扩展指令发射逻辑、可扩展指令写回与退休逻辑；可扩展指令管理模块负责可扩展指令在主处理器与协处理器间的行为管理通过可扩展指令管理模块与主流水线的信息交互，实现包含扩展指令的程序在处理器中的运行。
一种标量 risc 处理器扩展指令接口

[发明专利]一种高性能超标量椭圆曲线密码处理器芯片-CN201110440625.6有效
发明人：丁丹 -专利权人：丁丹
申请日： 2011-12-26 - 公布日： 2012-09-19 - 主分类号： G06F21/00 文献下载
摘要：本发明设计了一种高性能超标量椭圆曲线密码处理器芯片，如图所示，本发明涉及信息安全、加密解密技术、芯片技术领域，本发明所设计的芯片利用现代处理器超标量技术，充分利用指令集成倍提高了运算性能，其中的高速有限域乘法器大大提高了有限域乘法的运算效率，很好的解决了椭圆曲线密码处理器的性能瓶颈，本发明的处理器所支持的一种包含有限域算术运算的指令集，不仅使椭圆曲线密码算法的实现更加方便，也为今后的密码指令集标准化做了必要准备，本发明在金融，通信和国防等需要信息安全的领域有着广阔的应用前景
一种性能标量椭圆曲线密码处理器芯片

[发明专利]用于降低功率的按需驱动时钟调节的处理器-CN03826964.3无效
发明人：普拉迪普·伯斯;丹尼尔·M.·西特朗;皮特·W.·库克;菲利普·G.·埃马;汉斯·M.·雅克布森;普拉布哈卡尔·N.·库德瓦;斯坦利·E.·舒斯特;尤德·A.·里弗斯;维克多·V.·祖班 -专利权人：国际商业机器公司
申请日： 2003-08-26 - 公布日： 2006-11-15 - 主分类号： G06F9/38 文献下载
摘要：一种诸如标量处理器或者超标量处理器的同步集成电路。电路部件或者单元由公共系统时钟提供时钟并被同步到公共系统时钟。至少两个时钟驱动的单元包括多个寄存器级，例如，流水线级。每个时钟驱动的单元内的本地时钟发生器将公共系统时钟与来自一个或者多个其它单元的迟延状态组合，以上下调节寄存器的时钟频率。
用于降低功率驱动时钟调节处理器

[发明专利]一种超标量处理器及在该超标量处理器中完成指令的方法-CN99106952.8无效
发明人： D·Q·恩古延 -专利权人：国际商业机器公司
申请日： 1999-05-31 - 公布日： 2003-10-15 - 主分类号： G06F9/38 文献下载
摘要：超标量处理器中的每个执行单元都有一个关联的完成表，该关联的完成表中含有一份所有已调度但未完成的指令的状态数据。用一个中央完成表来保存按调度单元和各执行单元所报告的每个已调度指令的状态。中央完成表退役可能引起中断的指令和其结果要送到相同目标寄存器的指令。各执行单元关联的完成表退役余下的指令，并且执行单元将指令状态发送到中央完成表和每个执行单元。
一种标量处理器完成指令方法

[发明专利]TLB相关分支预测器及其使用方法-CN200480043209.0无效
发明人： C·赖 -专利权人：英特尔公司
申请日： 2004-06-02 - 公布日： 2007-05-09 - 主分类号： G06F9/00 文献下载
摘要：本发明的实施例涉及能够在超标量以及其他允许分支的处理器中进行有效的分支预测的装置和方法。根据本发明的一个实施例，一种分支预测器可以包括使用来自翻译后备缓冲器的输入来预测处理器中的执行指令内的分支结果的分支预测电路。
tlb 相关分支预测及其使用方法

[发明专利]解决RISC-V在超标量乱序处理器被重复使用的方法及系统-CN202110734747.X在审
发明人：张弛 -专利权人：广东赛昉科技有限公司
申请日： 2021-06-30 - 公布日： 2021-10-01 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及处理器技术领域，具体涉及一种解决RISC‑V在超标量乱序处理器被重复使用的方法及系统，本发明于DECODE模块中增加寄存器来记录VSTART是否被vector指令利用过；通过寄存器记录组间和组内vector指令情况，并在当前block中存在vector指令时,将寄存器置成1；对每一条vector指令使用完VSTART后，在这条vector指令commit的时候进行VSTART清0；当判断存在branch类型的指令时,则对寄存器的状态进行保存，若分支预测错误则对处理器和寄存器的状态进行恢复。本发明在超标量乱序处理器中在不刷新流水线,保证指令正常执行的情况下,使得所有的vector指令可以拿到正确的VSTART的值,不会因为乱序执行,使得前后vector指令的VSTART值发生错误.既保证了程序的正确性又提高了指令并行度和执行效率
解决 risc 标量处理器重复使用方法系统

[发明专利]基于RISC-V扩展的通用神经网络处理器微架构-CN202210925113.7在审
发明人：赵文哲;陈飞;林晓云;胡康;夏天;任鹏举 -专利权人：西安交通大学
申请日： 2022-08-02 - 公布日： 2022-11-22 - 主分类号： G06N3/063 文献下载
摘要：本公开揭示了一种基于RISC‑V与专属扩展指令集的通用神经网络AI处理器微架构，包括处理器前端单元、指令解码与分发单元、标量执行单元、向量矩阵执行单元和多级数据存储单元。该微架构在硬件架构上采用超标量乱序发射结构，从而实现标量、向量、矩阵指令的并发执行，优化针对深度神经网络推理的微架构，以确保加速器的执行效率。
基于 risc 扩展通用神经网络处理器架构

[发明专利]一种超标量微处理器存储指令不等数据提前提交方法-CN202211480671.3在审
发明人：尹飞;路冬冬;范好好;颜世云;何军;冯烁;蒋生健 -专利权人：上海高性能集成电路设计中心
申请日： 2022-11-23 - 公布日： 2023-03-03 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种超标量微处理器存储指令不等数据提前提交方法，包括：从指令序列中获取访存指令，所述访存指令包括装入指令和存储指令；将所述存储指令分解为地址计算微指令和存储数据微指令，所述地址计算微指令和存储数据微指令一起进入发射队列本发明能够显著提升超标量处理器的性能。
一种标量微处理器存储指令不等数据提前提交方法

[发明专利]超标量处理器内的指令发出控制-CN200610092423.6有效
发明人： D·J·威廉逊;G·A·哈里斯;S·J·希尔 -专利权人： ARM有限公司
申请日： 2006-05-25 - 公布日： 2006-11-29 - 主分类号： G06F9/38 文献下载
摘要：一种数据处理系统包括多条执行流水线，每条执行流水线具有多个执行阶段(E1、E2、E3)，该数据处理系统可具有被一起并行发出的指令，尽管它们之间有数据相依性，其条件是：检测到较旧指令的结果操作数值将在一个请求该结果操作数值作为较新指令的输入操作数的执行阶段之前的执行阶段生成
标量处理器指令发出控制

[发明专利]高性能的推测性字符串/多重操作-CN99101301.8无效
发明人： D·S·雷;K·A·哈尔特;小A·J·范诺斯特罗;D·A·施罗特;B·D·威廉森 -专利权人：国际商业机器公司
申请日： 1999-01-15 - 公布日： 1999-08-25 - 主分类号： G06F9/22 文献下载
摘要：本发明的一个方面涉及一种用于操作一个超标量处理器的方法,所述超标量处理器包括一个指令高速缓冲存储器,一个定序单元,一个写入/存储单元,一个高速缓冲存储器,一个体系寄存器文件以及一个重命名寄存器文件。在本发明的一个特定方案中,该方法包括步骤从指令高速缓冲存储器向可访问多个体系寄存器的定序单元传送一个指令;相应于所传送的指令而生成多个原始指令,其中每个原始指令可访问一个体系寄存器;以及顺序地发送原始指令以在数据高速缓冲存储器和重命名寄存器文件之间传送数据
性能推测字符串多重操作

[发明专利]智能化、全硬件的RSA加解密处理器-CN01110395.7无效
发明人：赵云琪;饶进平;侯勇 -专利权人：北京国芯安集成电路设计有限公司
申请日： 2001-04-11 - 公布日： 2002-11-13 - 主分类号： G09C1/00 文献下载
摘要：一种RSA加解密处理器,采用超标量流水线方式,可一次对最多1024位待处理信息以最高64位为基本加工模块进行加/解密处理。包括寄存器组模块,控制逻辑模块,乘/除法器及累加器模块。这种能对数据进行高速加解密处理的处理器在对速度要求较高的场合如数字签名、身份验证中特别有用。
智能化硬件 rsa 解密处理器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条