“混数进制 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果553323个，建议您升级VIP下载更多相关专利

[发明专利]混数进制、进位行计算机数字工程方法和混数进制、进位行计算机-CN200910127883.1无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2009-04-09 - 公布日： 2010-10-13 - 主分类号： G06F7/48 文献下载
摘要：依据“混数进制、进位行数字工程方法”进行总体设计一种新型计算机。本发明将输入进行加减的普通Q进制数，转换成混数进制数。然后，对混数进制数进行混数进制求和。从最低位开始顺序串行或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。则最后输出结果，即为所求混数进制加法和数。这种总体设计能够简化计算机的结构，同时能够显著提高计算机的运算速度。
混数进制进位计算机数字工程方法

[发明专利]混数进制算盘-CN200910126977.7无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2009-03-06 - 公布日： 2010-09-08 - 主分类号： G06C1/00 文献下载
摘要：依据“混数进制”进行总体设计的算盘，能够显著简化算盘的结构，同时能够显著提高算盘的运算速度。本发明将输入的进行加减的普通Q进制数，转换成混数进制数。然后，顺序串行对混数进制数求和。当二数求和时，从最低位开始顺序串行“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。则最后输出数，即为所求混数进制加法和数。
混数进制算盘

[发明专利]混数进制、进位行笔算数字工程方法-CN200910007942.1无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2009-02-28 - 公布日： 2010-09-01 - 主分类号： G06F7/49 文献下载
摘要：依据该“混数进制、进位行笔算数字工程方法”进行总体设计的笔算工程，能够显著提高笔算工程的运算速度，而且大大降低笔算的出错率。本发明将输入的进行加减的K个普通Q进制数，转换成K或2K个混数进制数。然后，对K或2K个混数进制数进行混数进制求和。从最低位开始或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。则最后输出数，即为所求混数进制加法和数。
混数进制进位行笔算数工程方法

[发明专利]混数进制、进位行数字工程方法的笔算工程技术方案-CN200610126077.9无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2006-08-31 - 公布日： 2007-02-07 - 主分类号： G06F7/49 文献下载
摘要：本发明采用“混数进制、进位行方法”：将参与加减运算的K个普通Q进制数转换成K或2K个混数进制数。然后对K或2K个数进行混数进制求和。从最低位开始或各位同时“按位加”，和数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求混数进制加法和数。本发明同时提供了混数进制、进位行笔算工程技术方案。
混数进制进位行数工程方法笔算工程技术方案

[发明专利]混数进制、进位行数字工程方法的计算机技术方案-CN200510119817.1无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2005-11-07 - 公布日： 2006-06-07 - 主分类号： G06F7/49 文献下载
摘要：本发明采用“混数进制、进位行方法”：将参与加减运算的K个普通Q进制数转换成K或2K个混数进制数。然后对K或2K个数进行混数进制求和。从最低位开始或各位同时“按位加”，和数记入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求混数进制加法和数。本发明同时提供了混数进制、进位行计算机技术方案。
混数进制进位行数工程方法计算机技术方案

[发明专利]混数进制、进位行数字工程方法的混数算盘-CN200510113953.X无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2005-10-17 - 公布日： 2006-07-12 - 主分类号： G06C1/00 文献下载
摘要：本发明采用“混数进制、进位行方法”：将参与加减运算的K个普通Q进制数转换成K或2K个混数进制数。然后对K或2K个数进行混数进制求和。从最低位开始或各位同时“按位加”，和数记入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求混数进制加法和数。本发明同时提供了混数算盘。
混数进制进位行数工程方法算盘

[发明专利]混Q进制、进位行数字工程方法的笔算工程技术方案-CN200510098957.5无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2005-09-18 - 公布日： 2006-03-01 - 主分类号： G06F7/49 文献下载
摘要：本发明“混Q进制、进位行方法”包括：将参与加减运算的K个普通Q进制数的每一位数字都加上一个数符，对K个数同时进行混Q进制的求和。从最低位开始或各位同时“按位加”，和数记入下一运算层，作为“部分和”数；同时所得“混Q进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求混Q进制加法和数。本发明同时提供了混Q进制、进位行笔算工程技术方案。
进制进位行数工程方法笔算工程技术方案

[发明专利]混Q进制、进位行数字工程方法和混Q算盘-CN200410060114.1无效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2004-06-25 - 公布日： 2005-06-08 - 主分类号： G06F7/49 文献下载
摘要：本发明的混Q进制、进位行数字工程方法包括：将参与运算的K个普通Q进制数的每一位数字都加上一个数符，对K个数同时进行混Q进制的求和。从最低位开始按位相加，即在某一位上，得到“按位和”，将此和数记入下一运算层，作为“部分和”数；同时所得“混Q进位”，则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算，直至不产生“混Q进位”为止。则最后一次“按位加”所得和数，即为所求加法结果。本发明同时提供了数字工程领域的混Q进制算盘。
进制进位行数工程方法算盘

[发明专利]混Q进制、进位行“人脑笔算方法”新一代技术方案-CN03122702.3无效
发明人：（发明人要求不公布姓名） -专利权人：李志中
申请日： 2003-04-17 - 公布日： 2005-02-02 - 主分类号： G09B19/02 文献下载
摘要：本发明的混Q进制、进位行数字工程方法包括：将参与运算的k个普通Q进制数的每一位数字都加上一个数符，对k个数同时进行混Q进制的求和。从最低位开始按位相加，得到“按位和”，将此和数记入下一运算层，作为“部份和”数；同时所得“混Q进位”，则存放到下一运算层的任一进位行中与该位相邻的高位处。经过如此反复运算，直至不产生“混Q进位”为止。本发明同时提供了数字工程领域的混Q进制、进位行笔算工程技术方案。
进制进位人脑笔算方法新一代技术方案

[发明专利]混Q进制、进位行数字工程方法的计算机技术方案-CN200510113118.6有效
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2005-10-14 - 公布日： 2006-03-29 - 主分类号： G06F7/49 文献下载
摘要：本发明采用“混Q进制、进位行方法”：将参与加减运算的K个普通Q进制数的正负符号，分配到相应各个数的每一位上去，然后对K个数一起进行混Q进制的求和。从最低位开始或各位同时“按位加”，和数记入下一运算层；同时所得“混Q进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中，运算后仅获得一个数为止。则最后所得数，即为所求混Q进制加法和数。本发明同时提供了混Q进制、进位行计算机技术方案。
进制进位行数工程方法计算机技术方案

[发明专利]负Q进制、进位行计算机和负Q进制、进位行数字工程方法-CN201510492871.4在审
发明人：李志中;徐菊园 -专利权人：李志中
申请日： 2015-08-13 - 公布日： 2017-02-22 - 主分类号： G06F7/49 文献下载
摘要：本发明依据“负Q进制、进位行数字工程方法”，进行了一种新一代负Q进制计算机的总体设计。本发明将输入进行加减的普通Q进制数，转换成负Q进制数。然后，对负Q进制数求和。从最低位开始顺序串行或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。则最后输出结果，即为所求负Q进制加法和数。当需要时，再转换为普通Q进制数输出。该新一代负Q进制计算机，能简化计算机的结构，并显著提高计算机的运算速度。
进制进位计算机行数工程方法

[实用新型]计算机二进制教学工具-CN201320385431.5有效
发明人：张西红;杨鹏 -专利权人：张西红
申请日： 2013-07-01 - 公布日： 2013-11-27 - 主分类号： G09B19/00 文献下载
摘要：本实用新型涉及一种计算机二进制教学工具，包括：第一拔码开关，用于输入第一二进制数；第二拔码开关，用于输入第二二进制数；第一二进制数显示单元，用于显示由第一拔码开关输入的第一二进制数；第二二进制数显示单元，用于显示由第二拔码开关输入的第二二进制数；第三二进制数显示单元；控制按钮，用于生成计算信号；控制器，与第一二进制数显示单元、第二二进制数显示单元、第三二进制数显示单元、第一拔码开关、第二拔码开关和控制按钮连接，计算信号触发控制器计算第一二进制数与第二二进制数之和，控制器将第一二进制数与所述第二二进制数之和显示在第三二进制数显示单元中。
计算机二进制教学工具

[发明专利]二进制数字信号至三进制模拟信号转换方法及其转换电路-CN202111289430.6在审
发明人：孙迎丽;陈乐;赵建亭;富雅琼;钱璐帅;林伟敏;张文昊 -专利权人：中国计量大学
申请日： 2021-11-02 - 公布日： 2022-02-11 - 主分类号： H03M7/04 文献下载
摘要：本发明提供了一种二进制数字信号至平衡三进制模拟信号的转换方法及转换电路，一种二进制数字信号至平衡三进制模拟信号的转换方法，包括步骤如下：检测二进制数字信号对应的二进制数的位数，记为M；将二进制数从低位到高位等位数的分割为若干转换单元，每个转换单元的位数记为N；自低位到高位依次读取每个转换单元的二进制数，读取次数记为K；将每个转换单元的二进制数转换为三进制数，并乘以十进制数2(N(K‑1))所对应的三进制数；将上一步骤中所得的三进制数进行加法运算得到原二进制数对应的三进制数；将得到的三进制数转换为模拟信号。本发明的有益效果在于：将二进制数字信号转换成对应的三进制模拟信号，从而实现二进制数字信号驱动三进制芯片。
二进制数字信号至三进制模拟转换方法及其电路

[发明专利]信息处理设备、信息处理方法、程序以及记录介质-CN201280040701.7无效
发明人：作本紘一;白井太三;樋渡玄良 -专利权人：索尼公司
申请日： 2012-07-19 - 公布日： 2014-05-07 - 主分类号： G09C1/00 文献下载
摘要：提供一种信息处理设备，包括：二进制随机数生成单元，被配置成生成用M（其中M≥2）个比特的二进制数表示的二进制随机数串；和三进制数串生成单元，被配置成通过按k个比特的单位对所述二进制随机数串进行分组并生成k个比特的二进制数串，并且通过用L（其中L是满足3^L≤2^M的最大整数）个符号的三进制数表示所述k个比特的二进制数串，来生成三进制数串。所述三进制数串生成单元通过用L个符号的三进制数表示满足X≤3^L的k个比特的二进制数串X来生成所述三进制数串。
信息处理设备方法程序以及记录介质

[发明专利]十进制乘法器-CN202310537185.9在审
发明人：王军 -专利权人：青岛昆纳瑞信息科技有限责任公司
申请日： 2023-05-13 - 公布日： 2023-07-04 - 主分类号： G06F7/523 文献下载
摘要：本申请公开了一种十进制乘法器，所述十进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一位乘积数和第二位乘积数；五进制数用权值为1的左位二进制数、权值为2的中位二进制数和权值为1的右位二进制数编码表示，十进制数由二进制部分和五进制部分表示，乘法器包括：第一乘积电路和第二乘积电路；第一乘积电路用于将所述第一输入数的五进制部分和第二输入数的五进制部分进行逻辑运算处理，输出第一乘积数的五进制部分；第二乘积电路用于将所述第一输入数和第二输入数进行逻辑运算处理，输出第二乘积数、第一乘积数的二进制部分。该乘法器采用了基于五进制的二进制编码十进制和乘法运算原理，提高了十进制乘法运算速度。
十进制乘法器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条