首页 在售
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
求购
电子信息机械制造新型材料电气自动化新能源安全防护环保资源轻工纺织生物医药包装印刷海洋开发仪器仪表航空航天建材建筑农林牧业食品饮料采矿冶金家居用品化学化工交通运输橡胶塑料教育休闲其他
查询 申请 展会 资讯 专利榜 企服商城 升级VIP
专利名称
农业 化学；冶金 建筑 机械工程 区域搜索
主分类
A 农业
B 作业；运输
C 化学；冶金
D 纺织；造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1901534个，建议您升级VIP下载更多相关专利
  • [发明专利]分离栅快闪存储单元制造方法-CN201110435923.6无效
  • 刘艳;周儒领;詹奕鹏 - 中芯国际集成电路制造（上海）有限公司
  • 2011-12-22 - 2013-06-26 - H01L21/8247
  • 本发明提供了一种分离栅快闪存储单元的制造方法，将刻蚀浮栅多晶硅的步骤分成先后两步刻蚀，先对第二凹槽(对应于字线)底部的浮栅多晶硅进行刻蚀，然后在第一凹槽(对应于擦除栅)和第二凹槽侧壁上形成浮栅侧壁氧化层，最后再对第一凹槽底部的浮栅多晶硅进行刻蚀，由于在对第一凹槽底部的浮栅多晶硅进行刻蚀时，第一凹槽侧壁生成有浮栅侧壁氧化层，浮栅侧壁氧化层阻挡了位于该浮栅侧壁氧化层下的浮栅多晶硅的刻蚀，而被阻挡的该部分浮栅多晶硅在刻蚀完成后则形成了凸出顶角因此，无需另增加牺牲层即可实现浮栅多晶硅的凸出顶角，简化了工艺流程，进而降低了成本。
  • 分离闪存单元制造方法
  • [发明专利]存储器结构及其形成方法-CN202210006252.X在审
  • 王进峰;张剑;熊伟;陈华伦 - 华虹半导体（无锡）有限公司
  • 2022-01-04 - 2022-04-15 - H01L27/11521
  • 一种存储器结构及其形成方法，其中存储器结构包括：衬底；位于所述衬底上的两个相互分立的浮栅结构，两个所述浮栅结构之间具有第一开口，所述浮栅结构包括第一浮栅部、以及位于所述第一浮栅部上的第二浮栅部，所述第一开口暴露出所述第一浮栅部的侧壁和所述第二浮栅部的侧壁，且所述第一浮栅部的侧壁相对于所述第二浮栅部的侧壁凹陷；位于每个所述浮栅结构上的控制栅结构，两个所述控制栅结构之间具有第二开口；位于所述第一开口和所述第二开口内的字线结构。由于所述第二浮栅部相对于所述第一浮栅部是错位堆叠，使得后续形成的字线结构在包覆所述浮栅结构的侧壁时，会与所述第二浮栅部之间形成三个擦除位点，以提升存储器结构的擦除性能。
  • 存储器结构及其形成方法
  • [发明专利]闪存单元结构及其制作方法-CN201110301446.4有效
  • 王军;周玮;蔡建祥;许宗能 - 无锡华润上华科技有限公司
  • 2011-09-28 - 2013-04-10 - H01L27/115
  • 一种闪存单元结构，包括半导体基层和依次层叠在半导体基层上的隧穿氧化层、浮栅、绝缘介质层和控制栅，浮栅的侧壁表面植入有阻挡离子层。闪存单元结构的制作方法包括以下步骤：在半导体基层上形成依序层叠的隧穿氧化层和浮栅；在浮栅上形成依序层叠的绝缘介质层和控制栅；向浮栅的侧壁植入阻挡离子，形成浮栅的侧壁表面的阻挡离子层。当浮栅处于保持载流子的状态时，浮栅侧壁的阻挡离子层提高了载流子从浮栅逃逸的势垒高度，从而提高了闪存单元结构保存信息的持久性和使用寿命。
  • 闪存单元结构及其制作方法
  • [发明专利]半导体存储器元件及存储单元-CN202210124629.1在审
  • 叶毓仁;帅宏勋;陈志容 - 联华电子股份有限公司
  • 2022-02-10 - 2023-07-21 - H10B41/44
  • 本发明公开一种半导体存储器元件及存储单元，其中该存储单元包含基底；浮置栅，设置在基底上；控制栅，设置在浮置栅上；第一介电层，设置在浮置栅与控制栅之间；抹除栅，与控制栅合并，设置在浮置栅的第一侧壁上；第二介电层，设置在浮置栅与抹除栅之间；选择栅，设置在浮置栅的相对的第二侧壁上；间隙壁，设置在选择栅与控制栅之间以及选择栅与浮置栅之间；源极掺杂区，设置在基底内且邻近浮置栅的第一侧壁；以及漏极掺杂区，配置在基底内且邻近选择栅
  • 半导体存储器元件存储单元
  • [发明专利]提高闪存中控制栅极对浮栅耦合系数的方法-CN201210576924.7在审
  • 张雄 - 上海宏力半导体制造有限公司
  • 2012-12-26 - 2013-04-03 - H01L21/8247
  • 本发明提供了一种提高闪存中控制栅极对浮栅耦合系数的方法，包括：浮栅层形成步骤，用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离，并在有源区表面上依次形成栅极氧化物层和浮栅层；附加层形成步骤，用于在浮栅层表面以及浅沟槽隔离表面形成附加层；侧壁隔离物形成步骤，用于刻蚀附加层，从而在浅沟槽隔离的侧壁上形成侧壁隔离物；浮栅层刻蚀步骤，用于利用侧壁隔离物对浮栅层进行刻蚀，从而在浮栅层中形成凹槽；侧壁隔离物去除步骤，用于去除侧壁隔离物。
  • 提高闪存控制栅极耦合系数方法
  • [发明专利]沟槽分离栅器件及其制造方法-CN201810259783.3有效
  • 方冬;卞铮 - 无锡华润上华科技有限公司
  • 2018-03-27 - 2021-08-17 - H01L29/78
  • 本发明涉及一种沟槽分离栅器件的制造方法，所述方法包括：刻蚀半导体衬底形成沟槽；于沟槽内淀积氧化物形成浮栅氧化层，使所述浮栅氧化层沿沟槽侧壁从上至下逐渐增厚，所述沟槽侧壁下部的浮栅氧化层厚度与所述沟槽底部的浮栅氧化层厚度相同；向所述沟槽内淀积多晶硅形成浮栅多晶层；在所述浮栅多晶层上表面生长绝缘介质形成隔离层；在所述沟槽内的所述隔离层上形成控制栅。本申请采用淀积技术在沟槽底部淀积浮栅氧化层，使得浮栅氧化层厚度从沟槽侧壁至沟槽底部逐渐变厚并且沟槽侧壁下部的浮栅氧化层厚度与沟槽底部浮栅氧化层厚度相同。逐渐变化的浮栅氧化层厚度可以缩小沟槽宽度，从而进一步减小元胞面积，降低器件的比导通电阻。
  • 沟槽分离器件及其制造方法
  • [发明专利]闪存器件及其制作方法-CN201611249139.5有效
  • 刘涛;梁志彬;张松;金炎;王德进 - 无锡华润上华科技有限公司
  • 2016-12-29 - 2020-11-10 - H01L27/11521
  • 闪存器件的制作方法，包括在浮栅位置区域刻蚀浮栅多晶层、浮栅掩膜层，在浮栅掩膜层形成窗口，在浮栅多晶层形成沟槽，窗口与沟槽连通；二次刻蚀浮栅掩膜层的窗口侧壁，使位于浮栅多晶层的沟槽宽度小于位于浮栅掩膜层二次刻蚀后的窗口宽度的步骤由于沟槽侧壁与窗口侧壁形成了台阶，增大了暴露在外的浮栅多晶层，相应增加了场氧化层的形成。台阶处的浮栅多晶层被氧化的过程中，可以使台阶处的场氧化层与浮栅多晶层界面的弧度面趋近于平面。同时，由于沟槽的存在，可使场氧化层向浮栅氧化层移动。也即，在浮栅位置区域的两侧，场氧化层与浮栅多晶层的接触界面形成锐利的尖角。
  • 闪存器件及其制作方法
  • [发明专利]闪存器件的制造方法-CN202310789474.8在审
  • 朱景润;沈思杰;冯英 - 上海华虹宏力半导体制造有限公司;华虹半导体（无锡）有限公司
  • 2023-06-29 - 2023-10-03 - H10B41/30
  • 本发明提供了一种闪存器件的制造方法，在衬底内的隔离沟槽中形成隔离层，隔离层的表面高于所述衬底且隔离层的部分侧壁暴露；形成浮栅层，以覆盖衬底表面及隔离层的表面和部分侧壁，且浮栅层的厚度小于衬底表面与隔离层表面之间的高度差；在浮栅层上形成保护层；进行平坦化处理，使所述隔离层与所述保护层齐平，以暴露隔离层侧壁上的浮栅层；将隔离层侧壁上暴露的部分浮栅层转化为氧化层，以使隔离层侧壁上的浮栅层与衬底上的浮栅层齐平；去除保护层和氧化层，以暴露浮栅层。本发明控制了浮栅层在形成时的厚度，并通过形成保护层和氧化层提高了浮栅层的厚度均匀性，从而提高了闪存器件的存储性能。
  • 闪存器件制造方法
  • [发明专利]分栅式闪存器件的制备方法-CN202310323956.4在审
  • 汤志林 - 上海华虹宏力半导体制造有限公司
  • 2023-03-29 - 2023-06-02 - H01L21/28
  • 本发明提供了一种分栅式闪存器件的制备方法，包括提供衬底，衬底上形成有浮栅材料层，浮栅材料层覆盖衬底，浮栅材料层内形成有凹槽，凹槽的侧壁呈圆弧状；刻蚀凹槽底部的浮栅材料层以形成开口，开口暴露出衬底；采用RTO工艺氧化凹槽外侧的浮栅材料层的部分厚度，以形成牺牲层，牺牲层覆盖浮栅材料层；除去牺牲层及牺牲层下方的浮栅材料层，剩余的浮栅材料层构成浮栅层，且浮栅层远离开口的一侧具有浮栅尖端；在浮栅层远离开口的一侧形成字线，字线覆盖浮栅层的侧壁及部分浮栅尖端。通过RTO工艺将沟槽外部分厚度的浮栅材料层氧化为牺牲层，进而在保证浮栅尖端尖锐度不变的前提下降低浮栅尖端的高度，降低编程失效的风险。
  • 分栅式闪存器件制备方法
  • [发明专利]闪存制造方法-CN201910363185.5有效
  • 高学 - 上海华虹宏力半导体制造有限公司
  • 2019-04-30 - 2021-10-08 - H01L27/11517
  • 本发明提供了一种闪存制造方法，包括：提供一衬底；在衬底上依次形成耦合氧化物层、浮栅层和浮栅掩模层；刻蚀浮栅掩模层形成第一开口；各向同性刻蚀第一开口内的所述浮栅层，形成沟槽和沟槽两侧的第一侧壁，第一侧壁形成有浮栅尖端；沉积氧化物覆盖浮栅掩模层和浮栅层，刻蚀氧化物形成第二开口和位于第二开口两侧的第二侧壁；依次形成覆盖于第二侧壁、第二开口内的浮栅层和浮栅掩模层上的ONO层；依次刻蚀第一介质层、控制栅层和ONO层形成第四开口；沉积第二介质层填充第四开口；在第二介质层两侧形成字线栅。在本发明提供的闪存制造方法中，形成的浮栅层上具有一浮栅尖端，此浮栅尖端在进行电子擦除操作时，可以增强局部电场，提高擦除效率。
  • 闪存制造方法
  • [发明专利]分立栅快闪存储器及其制造方法-CN201010123642.2有效
  • 顾靖 - 上海宏力半导体制造有限公司
  • 2010-03-12 - 2010-08-18 - H01L27/115
  • 本发明提出一种分立栅快闪存储器及其制造方法。其中分立栅快闪存储器，包括：半导体衬底；位于半导体衬底表面的栅氧化层，位于栅氧化层上的分立结构单元，所述分立结构单元具有：位于栅氧化层上的浮栅，所述浮栅表面为具有倾斜角度的弧形；位于浮栅表面的栅间介质层；位于栅间介质层上的控制栅；位于控制栅上的第一侧壁层；位于控制栅内侧壁的第二侧壁层；位于第一侧壁、第二侧壁层、栅间介质层、浮栅内侧壁的第三侧壁层；位于两个分立结构单元之间且填充满其间空隙的字线；位于分立结构单元外侧壁的侧墙
  • 分立闪存及其制造方法
  • [发明专利]具有平顶浮栅结构的存储器单元-CN201880084766.9在审
  • J·沃尔斯;M·海玛斯;S·达里亚纳尼 - 微芯片技术股份有限公司
  • 2018-12-19 - 2020-08-14 - H01L29/423
  • 本发明公开了一种存储器单元，例如闪存存储器单元，该存储器单元包括衬底、形成在衬底上方的平顶浮栅以及形成在平顶浮栅上方的平顶氧化物区域。平顶浮栅可具有侧壁，该侧壁具有在浮栅的顶角处限定锐角的大致凹形形状，这可改善存储器单元的编程或擦除效率。平顶浮栅和覆盖氧化物区域可在没有形成常规“足球氧化物”的浮栅热氧化的情况下形成。字线和单独的擦除栅可以形成在浮栅和氧化物区域上方。擦除栅与浮栅的重叠距离可显著大于字线与浮栅的重叠距离，这可以允许与浮栅耦合的编程和擦除独立进行优化。
  • 具有平顶结构存储器单元
友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期
咨询在线客服咨询在线客服
tel code back_top