“校准时钟信号”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2021276个，建议您升级VIP下载更多相关专利

[发明专利]阻抗校准电路-CN202210893495.X在审
发明人：邵亚年;张志强 -专利权人：长鑫存储技术有限公司
申请日： 2022-07-27 - 公布日： 2022-11-01 - 主分类号： G11C29/02 文献下载
摘要：本公开提供一种阻抗校准电路，包括：校准模块，用于接收第一校准时钟信号，并基于所述第一校准时钟信号进行阻抗校准，当校准完成时，输出第一停止信号；第一检测模块，检测所述阻抗校准电路的校准时间，并在所述校准时间达到预设值时输出第二停止信号；校准控制模块，用于接收所述第一停止信号、所述第二停止信号和输出所述第一校准时钟信号；当所述校准控制模块接收到所述第一停止信号或所述第二停止信号时，停止输出所述第一校准时钟信号。校准控制模块除依据第一停止信号停止输出第一校准时钟信号以外，还依据第二停止信号停止输出第一校准时钟信号，可使阻抗校准电路及时停止校准，满足设计要求，有效降低功耗，且提高了阻抗校准电路可靠性。
阻抗校准电路

[发明专利]一种电能表校准装置和校准系统-CN202110948365.7在审
发明人：陈学平;王韶璞 -专利权人：杭州海兴电力科技股份有限公司;宁波恒力达科技有限公司;南京海兴电网技术有限公司
申请日： 2021-08-18 - 公布日： 2021-10-08 - 主分类号： G01R35/04 文献下载
摘要：本发明公开了一种电能表校准装置和校准系统，电能表校准装置包括：主控单元、标准时钟源；标准时钟源包括检测时钟源和校准时钟源，用于为主控单元提供检测时钟信号和校准时钟信号，以计算电能表的误差值；主控单元分别与标准时钟源和被测电能表连接，用于切换检测时钟源和校准时钟源以输出所需的时钟信号，以便根据校准时钟信号和被测电能表的时钟信号校准被测电能表，并对校准后的被测电能表进行检测。由此可见，本技术方案提供的校准装置通过主控单元切换与校准电路连接的标准时钟源，以便在一个检测表位上完成检测时钟精度和校准的工作，不需要转移被测电能表，减少了时间的浪费，提高校准电能表时钟效率，从而提高生产效率
一种电能表校准装置系统

[实用新型]一种电能表校准装置和校准系统-CN202121948089.6有效
发明人：陈学平;王韶璞 -专利权人：杭州海兴电力科技股份有限公司;宁波恒力达科技有限公司;南京海兴电网技术有限公司
申请日： 2021-08-18 - 公布日： 2022-04-29 - 主分类号： G01R35/04 文献下载
摘要：本实用新型公开了一种电能表校准装置和校准系统，电能表校准装置包括：主控单元、标准时钟源；标准时钟源包括检测时钟源和校准时钟源，用于为主控单元提供检测时钟信号和校准时钟信号，以计算电能表的误差值；主控单元分别与标准时钟源和被测电能表连接，用于切换检测时钟源和校准时钟源以输出所需的时钟信号，以便根据校准时钟信号和被测电能表的时钟信号校准被测电能表，并对校准后的被测电能表进行检测。由此可见，本技术方案提供的校准装置通过主控单元切换与校准电路连接的标准时钟源，以便在一个检测表位上完成检测时钟精度和校准的工作，不需要转移被测电能表，减少了时间的浪费，提高校准电能表时钟效率，从而提高生产效率
一种电能表校准装置系统

[发明专利]一种外部时钟校准方法及系统-CN202010301387.X有效
发明人：施奕洲;李应浪;黄立伟;江华彬 -专利权人：珠海泰芯半导体有限公司
申请日： 2020-04-16 - 公布日： 2021-09-07 - 主分类号： G04G5/00 文献下载
摘要：本发明公开一种外部时钟校准方法及系统，其中，标准时钟模块产生低频时钟信号，待校准时钟模块产生高频时钟信号；通过捕获标准时钟的脉冲边沿，确定预定的计时时段，并且在预定的计时时段下检测待校准时钟的相应脉冲数，处理后计算待校准时钟的实际频率；再将所捕获的实际频率与标准时钟频率(理论频率)作对比，计算频率偏差，基于频率偏差对外部工作时钟进行校准。本发明可以通过低频标准时钟对高频待校准时钟进行校准，进一步提高时钟频率的精度。
一种外部时钟校准方法系统

[发明专利]电流产生电路及其霍尔电路-CN201811523462.6有效
发明人：杨志江 -专利权人：成都芯源系统有限公司
申请日： 2018-12-13 - 公布日： 2021-02-12 - 主分类号： G05F3/26 文献下载
摘要：电流产生电路包括参考时钟产生电路、锁相环电路和输出电路。参考时钟产生电路提供参考时钟信号，其中，参考时钟信号的频率与参考电压相关联。锁相环电路输出校准时钟信号，锁相环电路接收参考时钟信号和锁相环电路输出的校准时钟信号，根据校准时钟信号和参考时钟信号之间的相位差对校准时钟信号进行调节以使校准时钟信号与参考时钟信号的相位差减小。输出电路耦接至锁相环电路，锁相环电路控制输出电路以使得输出电路根据校准时钟信号和参考时钟信号之间的相位差产生输出电流。
电流产生电路及其霍尔

[发明专利]一种时钟分频校准电路-CN201911179600.8在审
发明人：周梦杰;只生武;马元君 -专利权人：南京德睿智芯电子科技有限公司
申请日： 2019-11-27 - 公布日： 2020-04-14 - 主分类号： H03K5/135 文献下载
摘要：本申请公开了一种时钟分频校准电路，包括时钟分频电路和分频时钟校准电路；时钟分频电路用于基于输入的采样时钟信号输出占空比可选择的时钟分频信号，作为待校准时钟分频信号；分频时钟校准电路用于基于输入的待校准时钟分频信号输出已校准时钟分频信号，已校准时钟分频信号的上升沿与下降沿与采样信号的上升沿和下降沿对齐。本申请提供的时钟分频校准电路实现采样时钟的分频，且有多路不同占空比的分频时钟输出，可供多样化选择；同时分频时钟皆可与采样时钟上升沿对齐，且时钟高电平结束时刻也与采样时钟clk对齐，避免应用在不同模块的各时钟采样到的数据不一致
一种时钟分频校准电路

[实用新型]一种时钟分频校准电路-CN201922085443.6有效
发明人：周梦杰;只生武;马元君 -专利权人：南京德睿智芯电子科技有限公司
申请日： 2019-11-27 - 公布日： 2020-06-16 - 主分类号： H03K5/135 文献下载
摘要：本申请公开了一种时钟分频校准电路，包括时钟分频电路和分频时钟校准电路；时钟分频电路用于基于输入的采样时钟信号输出占空比可选择的时钟分频信号，作为待校准时钟分频信号；分频时钟校准电路用于基于输入的待校准时钟分频信号输出已校准时钟分频信号，已校准时钟分频信号的上升沿与下降沿与采样信号的上升沿和下降沿对齐。本申请提供的时钟分频校准电路实现采样时钟的分频，且有多路不同占空比的分频时钟输出，可供多样化选择；同时分频时钟皆可与采样时钟上升沿对齐，且时钟高电平结束时刻也与采样时钟clk对齐，避免应用在不同模块的各时钟采样到的数据不一致
一种时钟分频校准电路

[发明专利]一种倍频器、数字锁相环电路以及倍频方法-CN201810278768.3有效
发明人：高鹏 -专利权人：华为技术有限公司
申请日： 2018-03-31 - 公布日： 2021-08-20 - 主分类号： H03L7/08 文献下载
摘要：一种倍频器、数字锁相环电路以及倍频方法，其中倍频器包括：时钟控制器，用于接收所述数字锁相环电路中时间数字转换器的输出信号，并根据所述输出信号的占空比误差生成控制信号；时钟校准电路，用于接收参考时钟信号，并利用所述控制信号对所述参考时钟信号的占空比进行校准，输出校准时钟信号；时钟倍频器，用于接收所述校准时钟信号，并将所述校准时钟信号的频率成倍增加后输出至所述时间数字转换器。
一种倍频器数字锁相环电路以及倍频方法

[发明专利]一种占空比校准电路及方法-CN202110698884.2在审
发明人：海亚;刘飞;霍宗亮;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2021-06-23 - 公布日： 2021-09-07 - 主分类号： H03K5/156 文献下载
摘要：本申请实施例提供了一种占空比校准电路及方法，包括脉宽检测模块和控制电路，脉宽检测模块可以对输入的待校准时钟信号的频率信息进行检测，以便控制电路根据检测得到的结果自动配置延迟单元中相应的延迟路径，将待校准时钟信号输入至该延迟路径进行时间延迟检测出待校准时钟信号脉宽并得到其占空比信息，之后脉宽扩展模块和脉宽细调模块对待校准时钟信号的占空比进行调整，最终得到占空比校准后的时钟信号。本申请实施例提供的占空比校准电路能够根据待校准时钟信号的频率自动配置合适的延迟路径，并且多种延迟路径能够实现在满足不同频率信号和电路不同的工作环境下的占空比校准精度的情况下，减小电路的占用面积，优化电路性能
一种校准电路方法

[发明专利]内部时钟源的校准方法、校准电路及电疗设备-CN202110881840.3在审
发明人：李嘉彦;陈重;李宏;彭铁刚 -专利权人：上海新微技术研发中心有限公司;国科宁波生命与健康产业研究院
申请日： 2021-08-02 - 公布日： 2023-04-04 - 主分类号： H03K5/13 文献下载
摘要：本发明提供一种内部时钟源的校准方法、校准电路及电疗设备，所述校准方法包括：基准时钟源和待校准时钟源同时开始计数，并在基准时钟源的计数达到基准目标计数值时停止计数；获取待校准时钟源的实际计数值；比较实际计数值与待校准目标计数值，并根据比较结果调整待校准时钟源的频率。通过本发明提供的内部时钟源的校准方法、校准电路及电疗设备，解决了现有采用低频内部时钟源产生脉冲信号时存在精度低、稳定性差的问题。
内部时钟校准方法电路电疗设备

[发明专利]电阻校准电路、方法及微电子装置-CN202310288205.3在审
发明人：许皓;刘勇;袁昊煜 -专利权人：北京奕斯伟计算技术股份有限公司
申请日： 2023-03-23 - 公布日： 2023-06-23 - 主分类号： H03K19/00 文献下载
摘要：本公开提供了一种电阻校准电路、方法及微电子装置，该电路包括信号接收子电路，配置为接收校准时钟信号和电阻校准模式信号；待校准电阻子电路，配置为根据校准时钟信号和电阻校准模式信号，得到第一输出电压和第二输出电压；片外电阻子电路，配置为根据校准时钟信号和电阻校准模式信号，得到参考电压；以及校准子电路，配置为接收第一输出电压、第二输出电压和参考电压，并根据校准时钟信号和电阻校准模式信号，对第一输出电压、第二输出电压和参考电压进行比较，得到比较结果；以及根据比较结果，调整待校准电阻子电路的待校准电阻，以使待校准电阻和片外电阻子电路的电阻匹配。
电阻校准电路方法微电子装置

[发明专利]二倍频参考时钟电路、芯片及电子设备-CN202310412315.6有效
发明人：张哲瑞;汝嘉耘;宋飞;张京华 -专利权人：芯翼成科技（成都）有限公司
申请日： 2023-04-18 - 公布日： 2023-06-16 - 主分类号： H03K5/05 文献下载
摘要：本申请实施例涉及集成电路领域，公开了一种二倍频参考时钟电路、芯片及电子设备。上述二倍频参考时钟电路中数字控制模块用于根据第一校准环路通过延迟参考时钟生成的第一延迟时钟和参考时钟向第一校准环路发送第一校准信号，校准第一校准环路，以使第一校准环路生成发送至二倍频模块的第一校准时钟；以及根据第二校准环路通过延迟参考时钟生成的第二延迟时钟和第一校准时钟向第二校准环路发送第二校准信号，校准第二校准环路，以使第二校准环路生成发送至二倍频模块的第二校准时钟；二倍频模块用于根据第一校准时钟和第二校准时钟生成二倍频参考时钟，以低功耗实现参考时钟的占空比校准，同时使生成二倍频参考时钟能够降低环路内的噪声。
倍频参考时钟电路芯片电子设备

[发明专利]一种同步时钟反馈电路-CN201811434946.3在审
发明人：罗武;田殷;杨光;孙敏;黄春燕 -专利权人：四川九洲电器集团有限责任公司
申请日： 2018-11-28 - 公布日： 2019-03-29 - 主分类号： G01S7/28 文献下载
摘要：本发明公开了一种同步时钟反馈电路，包括控制模块、基准电压模块、电位器模块和晶振模块；其中，控制模块，其用于同时采集外部原子钟的校准时钟信号和晶振模块的晶振时钟信号，对校准时钟信号和晶振时钟信号的频率进行比对，并在校准时钟信号和晶振时钟信号的频率不同的情况下输出数字控制信号，直至校准时钟信号和晶振时钟信号的频率相同；电位器模块，其用于根据控制模块输出的数字控制信号调节阻值，以调节基准电压模块输出的模拟基准电压，并将调节后的模拟基准电压反馈给晶振模块，从而实现晶振模块的频率稳定度校准，可以在实现高频率稳定度的同时避免原子钟成本高、体积大、重量重对机载雷达系统的影响。
晶振时钟信号校准时钟信号晶振模块控制模块基准电压模块模拟基准电压数字控制信号电位器模块反馈电路同步时钟原子钟输出高频率稳定度机载雷达系统频率稳定度校准比对采集反馈外部

[发明专利]时钟占空比校准装置-CN202210259053.X在审
发明人：陈诚;吕佩师;高秋英;陈光胜 -专利权人：上海东软载波微电子有限公司;青岛海尔洗衣机有限公司
申请日： 2022-03-16 - 公布日： 2022-06-07 - 主分类号： H03K5/156 文献下载
摘要：一种时钟占空比校准装置，该装置包括：粗调控制模块，控制第一粗调延时模块从0档逐档上调，并在上调过程中根据第一粗调延时模块输入的待校准时钟和输出的第一延时时钟生成第一档位控制信号和第二档位控制信号，控制第一粗调延时模块调节到第一档位控制信号对应的档位；控制第二粗调延时模块调节到第二档位控制信号对应的档位；时钟综合模块，对待校准时钟和第一细调延时模块输出的第三延时时钟进行综合，输出校准时钟；细调控制模块，根据校准时钟和第二细调延时模块输出的第四延时时钟确定校准时钟的占空比是否达到设定要求，如果未达到，则控制第二细调延时模块和第一细调延时模块进行校准。本发明可以提高时钟校准的可靠性和可移植性。
时钟校准装置

[发明专利]一种时钟频率校准方法及装置-CN202011335137.4有效
发明人：王锐;张良臣;李建军;王亚波;莫军 -专利权人：广芯微电子（广州）股份有限公司
申请日： 2020-11-24 - 公布日： 2021-08-20 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种时钟频率校准方法及装置，涉及嵌入式系统技术领域。方法包括：获取目标时钟频率的标准时钟信号；将所述标准时钟信号进行N分频处理并同步至待校准时钟域，得到同步时钟信号；对所述同步时钟信号做上升沿检测，得到中间检测信号；将计数器的两路信号与所述中间检测信号进行逻辑操作，得到时钟源修调数值增减的总控制信号；根据所述总控制信号，对待校准时钟源进行时钟频率校准。本发明通过外部输入一个确定个数的精准频率的目标时钟，由内部的数字修调电路自动对芯片内部时钟源进行修调，能够简化对芯片内部时钟源修调的操作，实现使用相同的操作流程对工艺偏差不同的芯片修调。
一种时钟频率校准方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条