“时钟控制端”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果13641419个，建议您升级VIP下载更多相关专利

[发明专利]一种时钟频率保持系统-CN202111415563.3在审
发明人：陈健;刘朝胜;张辉 -专利权人：广东大普通信技术有限公司
申请日： 2021-11-25 - 公布日： 2022-03-01 - 主分类号： H04L7/033 文献下载
摘要：本发明公开了一种时钟频率保持系统。其中，该系统包括：主时钟控制端以及通过光纤连接的从时钟控制端；所述主时钟控制端外接时钟频率参考源，所述从时钟控制端外接应用设备；所述主时钟控制端，用于接收所述时钟频率参考源的原始时钟频率，将所述原始时钟频率转换为网络时钟下的设定时钟频率，并通过所述光纤传输给所述从时钟控制端；所述从时钟控制端，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给所述应用设备。本发明实施例中的主时钟控制端以及通过光纤连接的从时钟控制端解决了长距离传输而出现频率抖动的问题，提高了输出参考源的短期频率稳定度，从而提高了传输的信号质量。
一种时钟频率保持系统

[发明专利]时钟控制设备、方法和触控显示设备-CN201610586889.5在审
发明人：张路;高晨明 -专利权人：北京集创北方科技股份有限公司
申请日： 2016-07-22 - 公布日： 2016-12-14 - 主分类号： G06F1/06 文献下载
摘要：本发明公开了一种时钟控制设备、方法和触控显示设备。其中，该设备包括：唤醒控制端，用于输入唤醒控制信号；时钟控制端，用于输入休眠控制信号；时钟生成电路，用于生成时钟信号，其中，时钟生成电路的输入端与时钟控制端相连；时钟输出端，通过第一预设逻辑电路与控制端和时钟生成电路的输出端相连，用于根据唤醒控制信号和休眠控制信号的控制输出相应的时钟信号，其中，控制端由唤醒控制端和时钟控制端通过第二预设逻辑电路构成。本发明解决了现有技术中触控显示一体化装置的时钟难以控制的技术问题。
时钟控制设备方法显示

[实用新型]时钟控制设备和触控显示设备-CN201620783288.9有效
发明人：张路;高晨明 -专利权人：北京集创北方科技股份有限公司
申请日： 2016-07-22 - 公布日： 2017-02-15 - 主分类号： G06F1/06 文献下载
摘要：本实用新型公开了一种时钟控制设备和触控显示设备。其中，该设备包括唤醒控制端，用于输入唤醒控制信号；时钟控制端，用于输入休眠控制信号；时钟生成电路，用于生成时钟信号，其中，时钟生成电路的输入端与时钟控制端相连；时钟输出端，通过第一预设逻辑电路与控制端和时钟生成电路的输出端相连，用于根据唤醒控制信号和休眠控制信号的控制输出相应的时钟信号，其中，控制端由唤醒控制端和时钟控制端通过第二预设逻辑电路构成。本实用新型解决了现有技术中触控显示一体化装置的时钟难以控制的技术问题。
时钟控制设备显示

[发明专利]一种通用的PLL时钟控制电路和SOC芯片-CN202211446713.1在审
发明人：张茜;王明明;杨海波 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2022-11-18 - 公布日： 2023-02-24 - 主分类号： H03L7/18 文献下载
摘要：本发明提供了一种通用的PLL时钟控制电路和SOC芯片，电路包括：PLL单元；PLL参数控制单元的输出端连接到PLL单元，并配置为实时更新PLL单元的时钟配置参数；时钟控制单元的输入端连接外部晶振和PLL单元的输出端，并配置为基于软件或硬件的选择配置信息输出选择时钟频率的控制信号；时钟切换单元的输入端连接外部晶振、PLL单元的输出端和时钟控制单元的输出端，并配置为根据时钟控制单元输出的控制信号选择输出的时钟频率；时钟产生单元的输入端连接时钟切换单元的输出端，并配置为接收时钟切换单元输出的时钟频率，并将时钟切换单元输出的时钟频率降频到其他功能模块所需的时钟频率。通过使用本发明的方案，能够降低芯片成本，满足芯片复杂的时钟需求。
一种通用 pll 时钟控制电路 soc 芯片

[发明专利]一种降低扫描链动态测试功耗的电路及其控制方法-CN202111534039.8有效
发明人：请求不公布姓名 -专利权人：四川创安微电子有限公司
申请日： 2021-12-15 - 公布日： 2023-09-01 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种降低扫描链动态测试功耗的电路及其控制方法，包括逻辑组合电路、门控时钟和用于控制门控时钟开关的时钟控制电路，所述逻辑组合电路的输出端与时钟控制电路输入端连接，时钟控制电路的输出端与门控时钟的系统使能端连接，时钟控制电路链接在扫描链上，时钟控制电路的选择端接收功耗控制信号，通过在每个门控时钟的系统使能端前插入一个时钟控制电路，通过时钟控制电路之间控制时钟的开关，动态控制扫描链捕获区间动态功耗的大小，可控性好，且控制难度低，从而有效降低扫描链捕获区间的动态功耗。
一种降低扫描动态测试功耗电路及其控制方法

[发明专利]门控时钟控制系统及其测试方法、控制芯片-CN202110725541.0在审
发明人：肖斌 -专利权人：展讯通信（上海）有限公司
申请日： 2021-06-29 - 公布日： 2021-10-01 - 主分类号： G06F1/04 文献下载
摘要：本申请提供一种门控时钟控制系统及其测试方法、控制芯片，该门控时钟控制系统包括：多个门控时钟模块，门控时钟模块包括：门控时钟单元、第一控制电路和第二控制电路；门控时钟单元包括：扫描使能信号端、使能信号端、时钟脉冲信号输入端和时钟脉冲信号输出端；其中，第一控制电路与门控时钟单元连接，第二控制电路与门控时钟单元连接，第一控制电路和第二控制电路用于控制导通或断开门控时钟单元。在上述门控时钟控制系统中，多个门控时钟单元采用级联的形式连接，能够极大的降低门控时钟路径上的动态消耗。此外，门控时钟控制系统出现故障时，可以使用较少的测试用例，简单快速的定位到故障。
门控时钟控制系统及其测试方法控制芯片

[发明专利]一种高精度延迟时钟生成电路及芯片-CN202211599819.5在审
发明人：刘帅;何代明 -专利权人：天津兆讯电子技术有限公司
申请日： 2022-12-12 - 公布日： 2023-05-23 - 主分类号： H03K5/133 文献下载
摘要：本发明公开了一种高精度延迟时钟生成电路及芯片。该延迟时钟生成电路包括时钟延迟链单元、延迟时钟输出单元、原始时钟输出单元和选通控制单元。其中，外部给定时钟信号端口与时钟延迟链单元及原始时钟输出单元的输入端连接；时钟延迟链单元的多个输出端分别与延迟时钟输出单元的多个输入端对应连接，延迟时钟输出单元的输出端与延迟时钟生成电路的第一输出端连接；原始时钟输出单元的输出端与延迟时钟生成电路的第二输出端连接；外部系统控制信号端口与选通控制单元的输入端连接，选通控制单元的输出端与延迟时钟输出单元及原始时钟输出单元的控制端连接。该延迟时钟生成电路实现了一个或多个延迟时钟信号的产生和可调输出。
一种高精度延迟时钟生成电路芯片

[实用新型]一种灯效同步电路及装置-CN202122047056.0有效
发明人：王小辉 -专利权人：深圳市匠盟科技有限公司
申请日： 2021-08-27 - 公布日： 2022-03-18 - 主分类号： H05B45/00 文献下载
摘要：本实用新型公开了一种灯效同步电路及装置，该电路包括：时钟发生单元、光源控制单元、发光单元，时钟发生单元包括时钟频率调整电路、时钟发生电路，电源单元的输出端连接时钟发生单元的电源输入端，时钟发生单元的时钟输出端连接光源控制单元的时钟输入端，电源单元的输出端连接光源控制单元的电源输入端，电源单元的输出端连接发光单元的输入端，一光源控制单元的输出端对应连接一发光单元的输出端，光源控制单元以时钟发生单元输出的时钟总线信号为标准，校正自身的时钟频率，使输出的控制指令保持一致性，以实现多个负载同时驱动。
一种同步电路装置

[发明专利]一种晶振输出稳定判断及控制电路-CN202111543136.3在审
发明人：沈志远;王夫月;况西根 -专利权人：苏州市灵矽微系统有限公司
申请日： 2021-12-16 - 公布日： 2022-03-22 - 主分类号： H03K3/017 文献下载
摘要：本发明公开一种晶振输出稳定判断及控制电路，所述电路自电路输入端朝向电路输出端包括有低频时钟生成模块、时钟信号占空比检测模块和时钟输出控制模块；所述电路输入端与振荡器输出端相连接；所述低频时钟生成模块输入端与振荡器输出端连接，输出端与时钟信号占空比检测模块连接，用于将振荡器输出的时钟信号二分频，并向时钟信号占空比检测模块提供触发信号；所述时钟占空比检测模块输入端与振荡器输出端连接，输出端连接时钟输出控制模块；用于检测时钟信号占空比比值，待时钟信号占空比满足要求时向时钟输出控制模块输出复位信号；所述时钟输出控制模块输入端与振荡器输出端连接；输出端为电路输出端；用于将振荡器输出的时钟信号送出。
一种输出稳定判断控制电路

[发明专利]栅极驱动单元、驱动方法、栅极驱动电路和显示装置-CN201710264805.0有效
发明人：李艳;时凌云;孙伟;谢晓波;金美灵 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2017-04-21 - 公布日： 2018-10-30 - 主分类号： G09G3/20 文献下载
摘要：所述栅极驱动单元包括输入复位模块，存储模块、上拉节点控制模块、下拉节点控制模块和输出模块；栅极驱动单元还包括时钟信号控制模块；时钟信号控制模块分别与第一控制信号端、第二控制信号端、第一基准时钟信号端，第二基准时钟信号端，第一时钟信号端、第二时钟信号端连接，用于在来自第一控制信号端的第一控制信号和来自第二控制信号端的第二控制信号的控制下，根据第一基准时钟信号和来自第二基准时钟信号，同时向第一时钟信号端、时钟信号端分别输出同频反相的时钟信号
栅极驱动单元方法电路显示装置

[发明专利]一种时钟控制电路及控制方法-CN201811641843.4有效
发明人：孔庆海;李炜 -专利权人：深圳云天励飞技术有限公司
申请日： 2018-12-29 - 公布日： 2021-03-05 - 主分类号： G06F1/04 文献下载
摘要：本发明实施例公开了一种时钟控制电路及控制方法，该时钟控制电路包括：时钟源、复位信号源、寄存器组以及时钟控制单元，该时钟控制单元包括时钟调整模块和时钟门控，其中，时钟调整模块的第一接收端与时钟源相连，时钟调整模块的第二接收端与复位信号源相连；时钟门控的第一接收端与时钟调整模块的输出端相连，时钟门控的第二接收端与时钟源相连，时钟门控的输出端与寄存器组的一端相连，寄存器组的另一端与复位信号源相连，其中寄存器组包括多个第一寄存器。采用本发明实施例，可使电路中寄存器组的复位不再有一个时钟周期的限制，避免了电路功能出错，减少功耗，适用性高。
一种时钟控制电路控制方法

[发明专利]一种基于DFI接口的DDR控制器低功耗控制电路-CN201510790207.8有效
发明人：江喜平;左丰国 -专利权人：西安紫光国芯半导体有限公司
申请日： 2015-11-17 - 公布日： 2018-10-16 - 主分类号： G11C11/406 文献下载
摘要：本发明公开一种基于DFI接口的DDR控制器低功耗控制电路，包括DFI解析模块、可编程门控时钟控制模块以及门控时钟产生模块；DFI解析模块的输入端连接DDR控制器中的DDR控制逻辑的DFI输出端，输出端连接可编程门控时钟控制模块的输入端，可编程门控时钟控制模块的输出端连接门控时钟产生模块的输入端，门控时钟产生模块的输出端连接DDR PHY。本发明通过解析DDR控制器中DDR控制逻辑发送给DDR PHY的DFI信号，能根据可编程门控时钟控制策略，定制的产生若干路门控时钟控制信号，从而实现多路门控时钟输出；分类控制以及供给DDR PHY中不同的逻辑电路部分的时钟
一种基于 dfi 接口 ddr 控制器功耗控制电路

[发明专利]延时调节装置、延时控制方法、计算机设备及存储介质-CN202210996319.9在审
发明人：张弓;姬信伟;郑荣恭;冯旭 -专利权人：深圳市遇贤微电子有限公司
申请日： 2022-08-19 - 公布日： 2022-11-29 - 主分类号： G06F1/08 文献下载
摘要：本申请涉及延时调节装置、延时控制方法、计算机设备及存储介质，其中延时调节装置包括延时模块及控制模块，所述延时模块被配置有时钟信号输入端、时钟信号输出端及控制信号输入端的延时模块，所述时钟信号输入端用于输入时钟信号，所述时钟信号输出端用于输出经延时处理后的所述时钟信号；与所述延时模块的控制信号输入端连接的控制模块，根据延时需求生成延时调节指令，所述延时调节指令用于控制所述延时模块对所述时钟信号进行延时处理以调节所述时钟信号的延时数值，以使所述时钟信号的延时数值满足预设时钟平衡需求；实现时钟信号延时数值的可调节性，以使延时数值呈线性分布，从而提高时钟平衡效率，进而保证时序的快速收敛。
延时调节装置控制方法计算机设备存储介质

[发明专利]移位寄存器、驱动方法、驱动控制电路及显示装置-CN202010382849.5有效
发明人：商广良;张洁;黄硕;刘利宾;史世明;刘浩;郑皓亮;姚星 -专利权人：京东方科技集团股份有限公司
申请日： 2020-05-08 - 公布日： 2021-04-13 - 主分类号： G09G3/3266 文献下载
摘要：本发明实施例提供的移位寄存器、驱动方法、驱动控制电路及显示装置，在数据刷新阶段T10，对输入信号端IP加载具有脉冲电平的输入信号，对控制时钟信号端加载控制时钟脉冲信号，对降噪时钟信号端加载降噪时钟脉冲信号；在去噪保持阶段，对输入信号端IP加载固定电压信号，对控制时钟信号端加载固定电压信号，对降噪时钟信号端加载固定电压信号；在去噪加强阶段，对输入信号端IP加载固定电压信号，对控制时钟信号端加载固定电压信号，对降噪时钟信号端加载时钟脉冲信号。
移位寄存器驱动方法控制电路显示装置

[发明专利]一种结构紧凑的带异步复位T触发器电路-CN202010187985.9在审
发明人：周泽坤;许王帅;罗鹏 -专利权人：成都氮矽科技有限公司
申请日： 2020-03-17 - 公布日： 2020-06-16 - 主分类号： H03K3/012 文献下载
摘要：一种结构紧凑的带异步复位T触发器电路，第一与非门和第二与非门的第一输入端连接使能信号，第一与非门输出连接第一时钟控制开关器件和第二时钟控制开关器件的输入端并经第一反相器产生T触发器输出信号；第二与非门输出连接第三时钟控制开关器件输入端；第一时钟控制开关器件输出连接第三时钟控制开关器件输出端和第二反相器输入端；第四时钟控制开关器件输入端连接第二反相器输出端和第二与非门第二输入端，其输出连接第二时钟控制开关器件输出端和第一与非门第二输入端第一时钟控制开关器件、第二时钟控制开关器件与第三时钟控制开关器件、第四时钟控制开关器件在时钟信号的控制下交替开启，实现了异步复位功能且没有引入额外的面积和功耗。
一种结构紧凑异步复位触发器电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条