“整数分频器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8638226个，建议您升级VIP下载更多相关专利

[发明专利]分频结构-CN202010122250.8在审
发明人：周航;吴召雷 -专利权人：成都纳能微电子有限公司
申请日： 2020-02-27 - 公布日： 2021-08-27 - 主分类号： H03K3/023 文献下载
摘要：本发明涉及一种分频结构，包括输入时钟信号端、与所述输入时钟信号端相连的第一整数分频器及第二整数分频器、与所述第一整数分频器和所述第二整数分频器相连的分频比设置端、与所述第一整数分频器和所述第二整数分频器相连的倍频电路、与所述倍频电路相连的二分频电路及与所述二分频电路相连的输出时钟信号端，所述第一整数分频器及所述第二整数分频器根据所述输入时钟信号端的输入时钟频率及所述分频比设置端的分频比，分别输出第一时钟信号及第二时钟信号至所述倍频电路，所述倍频电路输出第三时钟信号至所述二分频电路，所述二分频电路产生占空比为50％的输出时钟至所述输出时钟信号端。
分频结构

[发明专利]任意整数分频器及锁相环系统-CN201910847958.7在审
发明人：陈冠旭;彭振宇;韩智毅 -专利权人：广东华芯微特集成电路有限公司
申请日： 2019-09-09 - 公布日： 2019-11-15 - 主分类号： H03K23/66 文献下载
摘要：本申请提供一种任意整数分频器及锁相环系统。任意整数分频器包括分频模块和逻辑运算模块。分频模块的第一输入端作为任意整数分频器的第一输入端，用于接收第一信号；分频模块的第二输入端作为任意整数分频器的第二输入端，用于接收控制信号；分频模块的输出端连接逻辑运算模块的第一输入端；逻辑运算模块的输出端作为任意整数分频器的输出端；逻辑运算模块的输出端连接分频模块的第三输入端和逻辑运算模块的第二输入端。本申请提供的任意整数分频器结构简单，易于实现。
输入端整数分频器逻辑运算模块分频输出端连接输出端接收控制信号锁相环系统申请

[实用新型]任意整数分频器及锁相环系统-CN201921498032.3有效
发明人：陈冠旭;彭振宇;韩智毅 -专利权人：广东华芯微特集成电路有限公司
申请日： 2019-09-09 - 公布日： 2020-05-19 - 主分类号： H03K23/66 文献下载
摘要：本申请提供一种任意整数分频器及锁相环系统。任意整数分频器包括分频模块和逻辑运算模块。分频模块的第一输入端作为任意整数分频器的第一输入端，用于接收第一信号；分频模块的第二输入端作为任意整数分频器的第二输入端，用于接收控制信号；分频模块的输出端连接逻辑运算模块的第一输入端；逻辑运算模块的输出端作为任意整数分频器的输出端；逻辑运算模块的输出端连接分频模块的第三输入端和逻辑运算模块的第二输入端。本申请提供的任意整数分频器结构简单，易于实现。
任意整数分频器锁相环系统

[发明专利]用于扩展模拟增益并减少噪声的模数转换器时钟控制-CN202111645933.2在审
发明人：范理杭;江妮君;左亮;李月丹;瞿旻 -专利权人：豪威科技股份有限公司
申请日： 2021-12-30 - 公布日： 2022-10-04 - 主分类号： H04N5/376 文献下载
摘要：本公开涉及用于扩展模拟增益并减少噪声的模数转换器时钟控制。ADC的时钟控制电路包含多个小数分频器电路，每一小数分频器电路包含可编程整数分频器，其经耦合以接收启用偏斜信号、时钟信号及输出整数信号以响应于所述输出整数信号而将所述时钟信号除以一因子以产生小数分频器信号Δ‑Σ调制器经耦合以接收小数模数信号、输入整数信号及所述小数分频器信号以产生所述输出整数信号，所述输出整数信号是随每一循环变化的信号且具有基本上等于小数分频器比率K的长期平均DC值。扩展增益控制电路经耦合以从所述小数分频器电路中的每一者接收所述小数分频器信号以产生具有可调整频率的多个斜坡时钟信号以调整所述ADC的斜坡产生器的增益设置。
用于扩展模拟增益减少噪声转换器时钟控制

[发明专利]一种用于微波信号发生器的外参考电路及信号生成方法-CN201310469471.2在审
发明人：刘青松;刘亮;樊晓腾;何攀峰;刘盛;徐明哲 -专利权人：中国电子科技集团公司第四十一研究所
申请日： 2013-09-25 - 公布日： 2014-01-08 - 主分类号： H03L7/18 文献下载
摘要：本发明提出了一种用于微波信号发生器的外参考电路，包括：外参考输入模块、整数分频器、∑-Δ小数分频器、鉴相器、环路积分器和压控振荡器。本发明的用于微波信号发生器的外参考电路将整数分频器和小数分频器集成在FPGA内，对分频比的控制方便，分频器内分频比的切换灵活快速。
一种用于微波信号发生器参考电路信号生成方法

[发明专利]可编程整数/分数分频器-CN200710108896.5有效
发明人：邱焕科;余永凌;杨子毅 -专利权人：财团法人工业技术研究院
申请日： 2007-06-05 - 公布日： 2008-12-10 - 主分类号： H03K23/00 文献下载
摘要：本发明提供一种可编程整数/分数分频器，包括一可编程整数分频器以及一分数切换器。该可编程整数分频器的除数是根据一除数切换信号而可设定为至少第一及第二整数。该分数切换器计算该可编程整数分频器的输出信号的脉冲数，并且当该输出信号的脉冲数等于一既定脉冲数时，产生该除数切换信号以切换可编程整数分频器的除数。该既定脉冲数根据该可编程整数/分数分频器的除数的一分数部分而决定。该分数切换器接受至少一分数除数控制信号的控制以改变该既定脉冲数，进而对该分数部分予以变动。
可编程整数分数分频器

[实用新型]射频本振信号校准电路-CN201822231050.7有效
发明人：陈春雷;黄建林;胡源 -专利权人：昆山普尚电子科技有限公司
申请日： 2018-12-28 - 公布日： 2019-07-19 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种射频本振信号校准电路，包括小数分频器、整数分频器、混频器、低通滤波器、ADC转换器和FPGA芯片；所述小数分频器为基于Δ∑调制技术的小数分频器；所述FPGA芯片给小数分频器配置用于调制的初始值，所述FPGA芯片给整数分频器配置用于调制的初始值；所述小数分频器和整数分频器的输出端连接混频器的输入端，所述混频器的输出端连接低通滤波器的输入端，所述低通滤波器的输出端连接ADC转换器的输入端，所述ADC转换器的输出端连接FPGA芯片。
小数分频器输出端连接射频本振信号低通滤波器整数分频器校准电路混频器输入端本实用新型调制调制技术校准通道信号频谱减小配置杂散电路两边引入

[发明专利]基于单片机的可预置分频数的任意整数分频器-CN201310030442.6有效
发明人：王春阳;林俊杰;祝小蜜;吕绪浩;刘艺多 -专利权人：长春理工大学
申请日： 2013-01-27 - 公布日： 2013-06-05 - 主分类号： H03K23/64 文献下载
摘要：本发明涉及一种基于单片机的可预置分频数的任意整数分频器，属于100进制以内的任意整数分频的分频器。单片机与奇偶分频电路转换继电器、分频数显示单元电连接，奇偶分频电路转换继电器与奇数分频电路、偶数分频电路电连接，单片机用于给奇数分频电路、偶数分频电路预置分频数。此分频器操作简单，采用键盘输入分频数，液晶显示分频数的方式，极大的方便了用户。
基于单片机预置频数任意整数分频器

[发明专利]一种高速可编程任意整数分频器-CN201710366748.7有效
发明人：李靖;胡远冰;周琦;宁宁 -专利权人：电子科技大学
申请日： 2017-05-23 - 公布日： 2019-11-05 - 主分类号： H03K23/66 文献下载
摘要：本发明公开一种高速可编程任意整数分频器，涉及微电子技术中的高速可编程多模分频器的领域。该结构由固定分频器DIV₁、固定分频器DIV₂、可编程分频器DIV₃，以及可编程计数器Counter实现。DIV₁、DIV₂、DIV₃分频器均是基于移位寄存器的分频器，由输入时钟驱动，属于同步分频，能够工作在较高的频率，具有较小的相位噪声贡献分频器DIV₁为固定M₁分频；分频器DIV₂为固定M₂分频；分频器DIV₃为可编程1～M整数分频器不能同时工作在较高频率和任意整数分频范围，提出一种基于移位寄存器的高速可编程任意整数分频器的结构，适用于高速、宽范围多模分频的应用。
一种高速可编程任意整数分频器

[发明专利]小数分频器中通过规避频点来减小整数边界杂散的方法-CN201811600598.2在审
发明人：黄建林;陈春雷;胡源 -专利权人：昆山普尚电子科技有限公司
申请日： 2018-12-26 - 公布日： 2019-05-03 - 主分类号： H03L7/197 文献下载
摘要：本发明公开了一种小数分频器中通过规避频点来减小整数边界杂散的方法。本发明小数分频器中通过规避频点来减小整数边界杂散的方法，包括：小数分频器PLL的输出表示如下公式：其中N:小数分频器整数部分；F_num：小数分频器分子部分；F_den：小数分频器分母部分；f_pd:鉴相频率。
小数分频器减小杂散频点本振二次变频环路带宽鉴相频率输出表示系统性能分母偏移量

[实用新型]任意整数分频器-CN202020885869.X有效
发明人：邬成;汤小虎;陈晓哲;姚泽军 -专利权人：无锡有容微电子有限公司
申请日： 2020-05-22 - 公布日： 2021-01-05 - 主分类号： H03K23/66 文献下载
摘要：本实用新型提供一种任意整数分频器，包括：第一任意整数分频器、第二任意整数分频器、逻辑处理模块、多路选择器及D触发器。通过两个分频器对时钟信号进行分频处理，处理后的输出信号经过逻辑处理模块及多路选择器进行逻辑处理和选择，使得当分频比为奇数时，得到的时钟信号的占空比为50％。
任意整数分频器

[发明专利]相位比较电路及使用该相位比较电路的PLL频率合成器-CN200780002241.8无效
发明人：大塚茂树 -专利权人：哉英电子股份有限公司
申请日： 2007-01-11 - 公布日： 2009-02-18 - 主分类号： H03K5/26 文献下载
摘要：本发明的一个实施方式涉及的相位比较电路包括：分数分频器(31)，其根据来自控制电路(32)的控制信号，生成对时钟进行分数分频得到的分数分频信号(Svn)；第1整数分频器(33)，其生成对分数分频信号(Svn)进行整数分频得到的第1整数分频信号；第2整数分频器(34)，其生成对基准时钟进行整数分频得到的第2整数分频信号；第1选择电路(35)，其根据切换信号选择性地输出分数分频信号(Svn)和第1整数分频信号中的任一方；第2选择电路(36)，其根据来自控制电路(32)的切换信号，选择性地输出基准时钟和第2整数分频信号中的任一方；以及相位比较器(37)，其生成表示来自第1选择电路(35)的输出信号与来自第2选择电路(36
相位比较电路使用 pll 频率合成器

[发明专利]带有分数分频器的波特率发生器-CN02800951.7无效
发明人： J·亚伯罗 -专利权人：皇家菲利浦电子有限公司
申请日： 2002-03-25 - 公布日： 2003-12-03 - 主分类号： H03L7/197 文献下载
摘要：一种可编程分数分频器能够提供比传统的整数分频器更精确的输出频率。本发明的可编程分数分频器考虑整数除数以及分数部分的可编程性。来自分数分频器的输出信号的平均频率依赖于整数除数和分数部分两者，因此提供了输出信号的平均频率的更精确的分辨率。这个整数和分数频率除法的组合特别适合于基本上抖动不敏感的系统的信号的生成。
带有分数分频器波特率发生器

[发明专利]一种分数分频器-CN200510132587.2无效
发明人：周海牛 -专利权人：中兴通讯股份有限公司
申请日： 2005-12-26 - 公布日： 2007-07-11 - 主分类号： H03L7/197 文献下载
摘要：本发明公开了一种分数分频器，包括：时钟相位产生电路、相位选择电路、整数分频器和相位控制电路；以及其连接关系为：输入时钟差分信号，同时输入到时钟相位产生电路，产生多个相位不同的时钟输出到所述相位选择电路；所述相位控制电路产生的控制信号也输入到所述相位选择电路中，该相位选择电路的第一输出到所述整数分频器中；所述整数分频器的第二输出给外面电路使用，同时所述整数分频器的第三输出给所述相位控制电路使用；外面输出的模式控制信号也输入到所述相位选择电路本发明分数分频器结构简单，对工艺依赖性弱，可实现分频比的灵活配置；消除了Δ∑调制器引入的量化噪声的缺点，能降低系统的相位噪声，改善系统性能。
一种分数分频器

[发明专利]锁相回路和分频器-CN201710474840.5有效
发明人：周永奇;王晓光;李颿 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-06-21 - 公布日： 2020-09-11 - 主分类号： H03L7/18 文献下载
摘要：本发明提供了一种锁相回路和分频器。上述锁相回路中包括差异积分调制器、译码器以及分频器。上述译码器耦接上述差异积分调制器，以及产生中间分频比的整数位以及中间分频比的小数位。上述分频器耦接上述译码器，以接收上述中间分频比的整数位和上述中间分频比的小数位。上述分频器根据控制信号切换至整数分频模式或小数分频模式。
回路分频器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条