|
钻瓜专利网为您找到相关结果 2484063个,建议您 升级VIP下载更多相关专利
- [发明专利]串行式内存的直接执行系统及方法-CN03108609.8无效
-
刘建兴;张正翰
-
威达电股份有限公司
-
2003-03-31
-
2004-10-06
-
G06F12/10
- 一种串行式内存的直接执行(XIP)系统,电性连接于一主系统及一串行式内存之间,以接收并处理该主系统所传来的至少包括读写信号与并行读写地址的信息。该直接执行系统至少包括:一并行转串行单元,用于将该并行读写地址转换为一串行读写地址;一串行式内存存取命令产生器,用于对应该读写信号产生一串行命令;一串行数据组合/传送单元,用于将该串行命令与串行读写地址组合为一串行数据组合,并将串行数据组合传送至一串行式非易失性内存,使该串行式非易失性内存接收串行数据组合之后,便依据该串行数据组合进行数据的存取作业;以及一串行转并行单元,用于将该串行式非易失性内存欲回复的一串行数据转换为并行数据,并将该并行数据传送至该主系统。
- 串行内存直接执行系统方法
- [发明专利]总线仿真设备-CN01111394.4无效
-
隈田一郎
-
索尼公司
-
2001-02-10
-
2001-08-15
-
G06F13/00
- 总线仿真设备包括串行传送通道,用于将来自外设电路的并行数据变换为串行数据并提供给串行传送通道的并-串行变换电路和用于将来自外设电路的串行数据变换成并行数据并提供给外设电路的串行并行电路的串行接口电路,用于将来自串行接口电路的串行数据提供给在串行接口电路中连接到作为上述并行数据的传送目的的外设电路的串行接口电路的网络集线器电路
- 总线仿真设备
- [发明专利]存储器装置的并行化器中的DQS门控-CN201880077313.3有效
-
D·B·彭妮;陈亮
-
美光科技公司
-
2018-10-17
-
2021-04-16
-
G11C7/10
- 本发明涉及存储器装置(10)及方法,所述方法包含在输入缓冲器(18)处接收数据及输出串行数据。所述串行移位数据经传递朝向串行移位寄存器(90),串行移位寄存器(90)将其存储的数据以并行格式移位到数据写入总线中。串行寄存器加载电路系统(88)控制串行移位寄存器(90)的加载。所述串行寄存器加载电路系统(88)经配置以接收数据选通信号(DQS)并将所述数据选通提供到所述串行移位寄存器(90)以导致所述串行移位寄存器(90)在写入操作期间在所述串行数据中移位。所述串行寄存器加载电路系统(88)包含门控电路系统(50),其经配置以至少部分基于指示所述数据写入总线已经加载有呈并行格式的所述串行数据的负载信号截止从所述串行寄存器加载电路系统(88)提供所述数据选通
- 存储器装置并行中的dqs门控
- [发明专利]一种高效串行总线控制电路-CN201510888509.9有效
-
张则乐;胡林军
-
中国电子科技集团公司第四十一研究所
-
2015-12-02
-
2018-07-24
-
G06F13/42
- 本发明公开了一种高效串行总线控制电路,具体涉及通信控制领域。该高效串行总线控制电路,包括主设备电路和从设备电路,主设备电路设有串行总线片选信号、串行总线时钟信号、串行总线数据输入信号、串行总线数据输出信号、串行总线时钟输出信号、第一完成信号和与CPU互连信号,从设备电路设有从设备片选信号、从设备时钟信号、从设备数据输入信号、从设备数据输出信号、从设备时钟输入信号和第二完成信号,串行总线片选信号与从设备片选信号相连,串行总线时钟信号与从设备时钟信号相连,串行总线数据输入信号与从设备数据输出信号相连,串行总线数据输出信号与从设备数据输入信号相连,串行总线时钟输出信号与从设备时钟输入信号相连。
- 一种高效串行总线控制电路
|