专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2484063个,建议您升级VIP下载更多相关专利
  • [发明专利]具有用来确认串行传输数据正常性电路的数据处理装置-CN02122118.9无效
  • 白石秀俊 - 日本电气株式会社
  • 2002-05-30 - 2003-01-08 - G06F13/00
  • 一种数据处理装置,具有一个串行接口、数据传输电路、输出缓冲电路,以及数据比较电路,并能将串行数据传输到数据处理终端。由数据传输电路连续产生的要以串行的方式传输的串行数据在缓冲电路中得到缓冲,并以串行方式从串行接口传输到数据处理终端。数据比较电路确认从数据传输电路传输到输出缓冲电路的串行数据与从输出缓冲电路传输到串行接口的串行数据之间是否一致。若因串行接口中引入的噪声而在从数据处理装置传输到数据处理终端的串行数据中发生数据错误,则数据比较电路就能检测出从输出缓冲电路传输到串行接口的串行数据与从数据传输电路传输到输出缓冲电路的串行数据之间的不同
  • 具有用来确认串行传输数据正常性电路数据处理装置
  • [发明专利]串行式内存的直接执行系统及方法-CN03108609.8无效
  • 刘建兴;张正翰 - 威达电股份有限公司
  • 2003-03-31 - 2004-10-06 - G06F12/10
  • 一种串行式内存的直接执行(XIP)系统,电性连接于一主系统及一串行式内存之间,以接收并处理该主系统所传来的至少包括读写信号与并行读写地址的信息。该直接执行系统至少包括:一并行转串行单元,用于将该并行读写地址转换为一串行读写地址;一串行式内存存取命令产生器,用于对应该读写信号产生一串行命令;一串行数据组合/传送单元,用于将该串行命令与串行读写地址组合为一串行数据组合,并将串行数据组合传送至一串行式非易失性内存,使该串行式非易失性内存接收串行数据组合之后,便依据该串行数据组合进行数据的存取作业;以及一串行转并行单元,用于将该串行式非易失性内存欲回复的一串行数据转换为并行数据,并将该并行数据传送至该主系统。
  • 串行内存直接执行系统方法
  • [发明专利]一种基于帧数据串行传输的帧数据接收方法-CN202211507310.3在审
  • 孟超;徐克强;张萌;高健 - 航天科工通信技术研究院有限责任公司
  • 2022-11-29 - 2023-03-03 - H04L1/00
  • 本发明公开了一种基于帧数据串行传输的帧数据接收方法,该方法包括采集用于训练的数据传输系统不同信息,使用随机森林算法自动标注数据传输系统不同信息中的所有串行传输帧数据字节长度得到用于训练的串行传输接收平均值数据流量;基于串行传输帧数据字节长度接收过程使用随机森林算法进行数据集合;通过基于5G信号的管理操作前端设置算法参数及串行传输帧数据字节长度异常帧数据接收异常提示;将串行传输帧数据监控采集到的每一帧串行传输帧数据监控流量送入串行传输帧数据字节长度监测模型,得到串行传输帧数据字节长度的监测结果;对监测到的串行传输帧数据字节长度进行追寻;本发明用于准确高效地监测出串行传输帧数据字节长度信息。
  • 一种基于帧数串行传输接收方法
  • [发明专利]一种多路串行数据自适应采样的方法、装置及电子设备-CN201711193305.9有效
  • 韦毅;刘敬波;袁扬智;刘俊秀;石岭 - 深圳开阳电子股份有限公司
  • 2017-11-24 - 2020-09-01 - G06F13/42
  • 本发明适用于数据采样及传输领域,提供了一种多路串行数据自适应采样的方法、装置及电子设备。所述方法包括:在多路串行数据正常接收并根据工作采样时钟进行采样的过程中,针对每路串行数据分别获取串行数据作为每路串行数据的检测数据;依次生成多个针对每路串行数据的检测数据进行采样的检测数据采样时钟;根据多个检测数据采样时钟分别对当时获取的每路串行数据的检测数据进行采样,得到采样结果;分析采样结果得到针对所有路串行数据的最佳的检测数据采样时钟;将针对所有路串行数据进行采样的工作采样时钟调整为跟最佳的检测数据采样时钟相等的时钟;根据调整后的工作采样时钟对多路串行数据进行采样本发明不需要打断正常工作,时钟处理简单,能够对多路串行数据准确可靠的采样,恢复数据流。
  • 一种串行数据自适应采样方法装置电子设备
  • [发明专利]一种串行总线式条码解码芯片以及条码解码装置-CN201010189881.8有效
  • 张义锦;吴军;林建华;刘琼 - 福建新大陆电脑股份有限公司
  • 2010-06-01 - 2010-12-08 - G06K7/10
  • 本发明提供一种串行总线式条码解码芯片以及条码解码装置,该串行总线式条码解码芯片包括数据存储器、寄存器组、条码解码流水线、主控逻辑模块、串行总线接口、串行命令解释器,串行总线接口从串行总线接收串行总线命令及串行总线数据,将串行总线数据暂存到数据寄存器;串行命令解释器从串行总线接口获取串行总线命令,将串行总线命令解释为主控逻辑模块可读命令,将该命令存储到命令寄存器,主控逻辑模块在该命令的控制下将串行总线数据存储至数据存储器通过以上设置,本发明提供一种串行总线式条码解码芯片以及条码解码装置,具有使用方便、解码速度更快、成本更低的优点。
  • 一种串行总线条码解码芯片以及装置
  • [实用新型]一种串行总线式条码解码芯片以及条码解码装置-CN201020212608.8无效
  • 张义锦;吴军;林建华;刘琼 - 福建新大陆电脑股份有限公司
  • 2010-06-01 - 2011-01-26 - G06K7/10
  • 本实用新型提供一种串行总线式条码解码芯片以及条码解码装置,该串行总线式条码解码芯片包括数据存储器、寄存器组、条码解码流水线、主控逻辑模块、串行总线接口、串行命令解释器,串行总线接口从串行总线接收串行总线命令及串行总线数据,将串行总线数据暂存到数据寄存器;串行命令解释器从串行总线接口获取串行总线命令,将串行总线命令解释为主控逻辑模块可读命令,将该命令存储到命令寄存器,主控逻辑模块在该命令的控制下将串行总线数据存储至数据存储器通过以上设置,本实用新型提供一种串行总线式条码解码芯片以及条码解码装置,具有使用方便、解码速度更快、成本更低的优点。
  • 一种串行总线条码解码芯片以及装置
  • [发明专利]总线仿真设备-CN01111394.4无效
  • 隈田一郎 - 索尼公司
  • 2001-02-10 - 2001-08-15 - G06F13/00
  • 总线仿真设备包括串行传送通道,用于将来自外设电路的并行数据变换为串行数据并提供给串行传送通道的并-串行变换电路和用于将来自外设电路的串行数据变换成并行数据并提供给外设电路的串行并行电路的串行接口电路,用于将来自串行接口电路的串行数据提供给在串行接口电路中连接到作为上述并行数据的传送目的的外设电路的串行接口电路的网络集线器电路
  • 总线仿真设备
  • [发明专利]带有线序自适应功能的串行数据收发电路及其控制方法-CN201210229095.5有效
  • 刘振宇;张学艳;李国龙;张海英 - 中国科学院微电子研究所
  • 2012-07-03 - 2014-01-22 - H04L1/22
  • 本发明公开了一种带有线序自适应功能的串行数据收发电路及其控制方法,该电路包括串行数据发送端信号处理模块和串行数据接收端信号处理模块,其中,该串行数据发送端信号处理模块的前端与串行数据发送端信号生成模块连接,后端与串行信号传输信道连接;该串行数据接收端信号处理模块的前端与串行信号传输信道连接,后端与串行数据接收端信号接收模块连接。本发明提供的带有线序自适应功能的串行数据收发电路及其控制方法,不但能够较好的检测由于串行信号传输中的线序错误,而且可以自适应调整串行信号线序,使数据收发两端得以正确地传输数据。同时本发明有较好的通用性,可以应用于各种有线或无线等传输信道中的各种制式串行数据传输。
  • 有线自适应功能串行数据收发电路及其控制方法
  • [发明专利]存储器装置的并行化器中的DQS门控-CN201880077313.3有效
  • D·B·彭妮;陈亮 - 美光科技公司
  • 2018-10-17 - 2021-04-16 - G11C7/10
  • 本发明涉及存储器装置(10)及方法,所述方法包含在输入缓冲器(18)处接收数据及输出串行数据。所述串行移位数据经传递朝向串行移位寄存器(90),串行移位寄存器(90)将其存储的数据以并行格式移位到数据写入总线中。串行寄存器加载电路系统(88)控制串行移位寄存器(90)的加载。所述串行寄存器加载电路系统(88)经配置以接收数据选通信号(DQS)并将所述数据选通提供到所述串行移位寄存器(90)以导致所述串行移位寄存器(90)在写入操作期间在所述串行数据中移位。所述串行寄存器加载电路系统(88)包含门控电路系统(50),其经配置以至少部分基于指示所述数据写入总线已经加载有呈并行格式的所述串行数据的负载信号截止从所述串行寄存器加载电路系统(88)提供所述数据选通
  • 存储器装置并行中的dqs门控
  • [发明专利]一种高效串行总线控制电路-CN201510888509.9有效
  • 张则乐;胡林军 - 中国电子科技集团公司第四十一研究所
  • 2015-12-02 - 2018-07-24 - G06F13/42
  • 本发明公开了一种高效串行总线控制电路,具体涉及通信控制领域。该高效串行总线控制电路,包括主设备电路和从设备电路,主设备电路设有串行总线片选信号、串行总线时钟信号、串行总线数据输入信号、串行总线数据输出信号、串行总线时钟输出信号、第一完成信号和与CPU互连信号,从设备电路设有从设备片选信号、从设备时钟信号、从设备数据输入信号、从设备数据输出信号、从设备时钟输入信号和第二完成信号,串行总线片选信号与从设备片选信号相连,串行总线时钟信号与从设备时钟信号相连,串行总线数据输入信号与从设备数据输出信号相连,串行总线数据输出信号与从设备数据输入信号相连,串行总线时钟输出信号与从设备时钟输入信号相连。
  • 一种高效串行总线控制电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top