“指令高速缓存”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果742730个，建议您升级VIP下载更多相关专利

[发明专利]高速缓存存储器装置、高速缓存控制方法和微处理器系统-CN201210432095.5有效
发明人：北原崇 -专利权人：瑞萨电子株式会社
申请日： 2012-11-02 - 公布日： 2017-10-20 - 主分类号： G06F12/0871 文献下载
摘要：本发明涉及高速缓存存储器装置、高速缓存控制方法、和微处理器系统。根据本发明的高速缓存存储器装置包括高速缓存存储器和高速缓存控制电路，高速缓存存储器对与提取地址相对应的指令代码进行高速缓存，并且，高速缓存控制电路控制指令代码高速缓存在高速缓存存储器中。高速缓存控制电路在提取地址指示到子例程中的分支时对与子例程相对应的指令代码进行高速缓存，并且，在要高速缓存的指令代码的数量超过预先设置的最大数量时禁用要高速缓存的指令代码。
高速缓存存储器装置控制方法微处理器系统

[发明专利]微处理器及使用指令循环高速缓存的方法-CN201410080470.3有效
发明人：陈忠和;乔伟豪 -专利权人：晶心科技股份有限公司
申请日： 2014-03-06 - 公布日： 2017-07-21 - 主分类号： G06F12/0877 文献下载
摘要：本发明提供一种微处理器及使用指令循环高速缓存的方法，其包括处理器核心以及指令循环高速缓存。处理器核心提供指令流的提取地址，提取地址包括标签及索引。指令循环高速缓存自处理器核心接收提取地址。指令循环高速缓存包括高速缓存阵列以及标签存储器。高速缓存阵列存储多个高速缓存条目。各高速缓存条目包括标签识别码。高速缓存阵列输出提取地址中索引所对应的高速缓存条目的标签识别码。标签存储器存储多个标签值并输出高速缓存阵列输出的标签识别码所对应的标签值。指令循环高速缓存基于提取地址的标签与标签存储器输出的标签值之间的按比特比较，而决定高速缓存命中或高速缓存未中是否发生。
微处理器使用指令循环高速缓存方法

[发明专利]指令高速缓存器、指令读取方法及电子设备-CN202111361613.4在审
发明人：李凯;黄海波;潘于 -专利权人：海光信息技术股份有限公司
申请日： 2021-11-17 - 公布日： 2022-02-25 - 主分类号： G06F9/30 文献下载
摘要：本申请实施例提供一种指令高速缓存器、指令读取方法及电子设备，其中一种指令高速缓存器，包括：第一级指令高速缓存器，所述第一级指令高速缓存器的数量为多个，各个所述第一级指令高速缓存器分别与各个线程一一对应；第二级指令高速缓存器，所述第二级指令高速缓存器对应于各个所述线程，且与各个所述第一级指令高速缓存器均对应，本申请实施例提供的指令高速缓存器、指令读取方法及电子设备可同时提高指令读取的效率和指令高速缓存器空间的利用率
指令高速缓存读取方法电子设备

[发明专利]高速缓存器中的零时延预提取-CN201880066406.6在审
发明人： O·奥洛罗德;R·文卡塔苏巴拉尼亚;H·翁 -专利权人：德州仪器公司
申请日： 2018-10-10 - 公布日： 2020-05-29 - 主分类号： G06F12/0862 文献下载
摘要：所描述实例涉及数字数据处理设备中的高速缓存系统，所述数字数据处理设备包含：中央处理单元核心；一级指令高速缓存器；和二级高速缓存器。所述二级高速缓存器中的高速缓存行的大小是所述一级指令高速缓存器中的高速缓存行的大小的两倍。所述中央处理单元核心在需要时经由请求地址请求额外程序指令。在所述一级指令高速缓存器中的未命中(2302)致使二级高速缓存行的上半部中的命中后，所述二级高速缓存器即刻将上半部层级高速缓存行供应到所述一级指令高速缓存器(2309)。在后续二级高速缓存存储器循环上，所述二级高速缓存器将所述高速缓存行的下半部供应到所述一级指令高速缓存器(2310)。此高速缓存器技术因此与普通预提取相比采用较少资源来预提取所述下半部二级高速缓存行。
高速缓存中的零时提取

[发明专利]控制装置以及工业机械-CN202011403536.X在审
发明人：三上和幸;荻野秀雄;小野武德;齐藤学 -专利权人：发那科株式会社
申请日： 2020-12-02 - 公布日： 2021-06-08 - 主分类号： G05B19/18 文献下载
摘要：本发明提供能够使用高速缓存存储器高效地进行处理的控制装置以及工业机械。控制工业机械的控制装置具备存储动作程序的存储区域、高速缓存存储器、高速缓存控制部以及解析部，所述解析部在判断为所述动作程序中包含的指令的、与CPU相关的运转负荷低于规定值的情况下，预读在所述高速缓存存储器中展开的所述动作程序中包含的所述指令之后的指令，在确认了子程序的调用指令的情况下，按照规定条件将与向所述高速缓存存储器展开所述子程序相关的高速缓存控制指令追加到所述指令，对所述高速缓存控制部进行与所追加的所述高速缓存控制指令对应的高速缓存控制请求，所述高速缓存控制部基于所述高速缓存控制请求在所述高速缓存存储器中展开所述子程序。
控制装置以及工业机械

[发明专利]用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统-CN201980055916.8在审
发明人： L·颜;N·乔杜里;P·戈沙尔;T·P·施派尔;B·M·斯坦普尔;W·J·麦卡沃伊;P·埃比勒 -专利权人：高通股份有限公司
申请日： 2019-08-26 - 公布日： 2021-04-02 - 主分类号： G06F12/0888 文献下载
摘要：公开了用于预取存储指令的独占高速缓存一致性状态的方法、装置和系统。装置可以包括高速缓存和耦合到高速缓存上的收集缓冲器。收集缓冲器可以被配置为存储多个高速缓存行，多个高速缓存行中的每个高速缓存行与存储指令相关联。收集缓冲器还可以被配置为确定与第一存储指令相关联的第一高速缓存行是否应当在高速缓存中被分配。如果与第一存储指令相关联的第一高速缓存行在高速缓存中待分配，则收集缓冲器被配置为发出预写请求以获取对与第一存储指令相关联的第一高速缓存行的独占高速缓存一致性状态。
用于存储指令独占高速缓存一致性状态方法装置系统

[发明专利]高速缓存系统与管理高速缓存的方法-CN200410092256.6无效
发明人：莱恩·托马斯·霍勒维;纳迪姆·马利克 -专利权人：国际商业机器公司
申请日： 2004-11-05 - 公布日： 2005-05-18 - 主分类号： G06F9/38 文献下载
摘要：用于计算机的高速缓存系统。在优选实施例中，DFI－cache(动态频繁指令高速缓存)与主高速缓存同时查询，并且请求的地址在任一高速缓存中，则产生命中。DFI－cache保留频繁使用指令的时间长于主高速缓存，使得主高速缓存能够在仍然得到下次访问该高速缓存线时的高速缓存命中收益的同时，使高速缓存线无效。
高速缓存系统管理方法

[发明专利]提取高速缓存属性工具及其指令-CN200980101768.5有效
发明人： D·格雷纳;T·斯莱格尔 -专利权人：国际商业机器公司
申请日： 2009-01-07 - 公布日： 2010-12-08 - 主分类号： G06F9/312 文献下载
摘要：在操作计算机系统的方法中，提供了一种工具以及具有计算机体系结构的高速缓存机器指令，所述高速缓存机器指令用于指定目标高速缓存的高速缓存级别以及目标高速缓存属性以便获取一个或多个目标高速缓存的高速缓存属性。所请求的所述目标高速缓存(多个)的高速缓存属性保存在寄存器中。
提取高速缓存属性工具及其指令

[发明专利]用于高速缓存控制操作的指令和逻辑-CN201680063732.2有效
发明人： R·萨桑卡 -专利权人：英特尔公司
申请日： 2016-09-28 - 公布日： 2022-10-04 - 主分类号： G06F12/0811 文献下载
摘要：在一个实施例中，处理器包括：取出逻辑，用于取出指令；解码逻辑，用于解码指令；高速缓存存储器；以及控制逻辑，用于接收高速缓存过滤指令，并且响应于高速缓存过滤指令，仅使存储器地址空间的选择的部分有资格被高速缓存在高速缓存存储器中高速缓存过滤指令可以指示存储器地址空间的选择的部分。描述了并要求保护其他实施例。
用于高速缓存控制操作指令逻辑

[发明专利]用于以有保证的完成将数据取出到所指示的高速缓存层级的处理器、方法、系统和指令-CN201780021196.4在审
发明人： J·A·科尔曼;P·C·阿雷拉诺;G·德朗 -专利权人：英特尔公司
申请日： 2017-03-02 - 公布日： 2018-11-23 - 主分类号： G06F12/0811 文献下载
摘要：一个方面的处理器包括处于多个不同高速缓存层级的多个高速缓存。该处理器还包括用于对取出指令解码的解码单元。该取出指令用于指示存储器位置的地址信息，并且该取出指令用于指示多个不同的高速缓存层级中的高速缓存层级。处理器还包括与解码单元耦合并且与处于所指示的高速缓存层级的高速缓存耦合的高速缓存控制器。该高速缓存控制器用于响应于取出指令而将与存储器位置相关联的数据存储在高速缓存中，其中，从架构上保证该取出指令将被完成。公开了其他处理器、方法、系统以及存储指令的机器可读存储介质。
高速缓存处理器层级取出指令高速缓存控制器解码单元机器可读存储介质存储器位置指示存储器存储指令地址信息数据存储指令解码耦合耦合的架构保证关联响应

[发明专利]用于管理并行高速缓存层级的指令-CN201080053153.2有效
发明人：约翰·R·尼科尔斯;布雷特·W·库恩;迈克尔·C·希巴侬 -专利权人：辉达公司
申请日： 2010-09-23 - 公布日： 2012-10-03 - 主分类号： G06F9/30 文献下载
摘要：一种用于管理处理单元中的并行高速缓存层级的方法。该方法包括从调度器单元接收指令，其中该指令包括加载指令或存储指令；确定该指令包括高速缓存操作修饰符，该修饰符识别用于在并行高速缓存层级的一个或多个级别上对与指令相关的数据进行高速缓存的策略；以及执行该指令，并且基于该高速缓存操作修饰符对与该指令相关联的数据进行高速缓存。
用于管理并行高速缓存层级指令

[发明专利]操作高速缓存-CN201780075509.4在审
发明人：大卫·N·萨格斯 -专利权人：超威半导体公司
申请日： 2017-12-05 - 公布日： 2019-07-23 - 主分类号： G06F12/0862 文献下载
摘要：公开了一种用于使用操作(op)高速缓存的系统和方法。所述系统和所述方法包括用于高速缓存先前解码的指令的op高速缓存。所述op高速缓存包括多个物理地编索引且加标签的指令，以允许在线程之间共享指令。通过多种方式将所述op高速缓存链接起来，以允许服务高速缓存行中的多个指令。所述op高速缓存存储在共享操作存储与立即/位移存储之间以最大化容量。
高速缓存指令存储高速缓存行操作存储解码最大化共享链接索引标签服务

[发明专利]多线程处理器中的指令高速缓存-CN201910559689.4有效
发明人：艾伦·格雷汉姆·亚历山大;西蒙·克里斯蒂安·诺尔斯;马杜拉·戈尔;乔纳森·路易斯·弗格森 -专利权人：图核有限公司
申请日： 2019-06-25 - 公布日： 2023-09-29 - 主分类号： G06F9/38 文献下载
摘要：一种处理器，包括：用于执行并发线程的桶型线程执行单元，以及在并发线程之间共享的重复高速缓存。处理器的指令集包括采用重复计数操作数的重复指令。当重复高速缓存不被要求，并且在第一线程中执行重复指令时，将来自第一线程的代码部分高速缓存到重复高速缓存中，改变重复高速缓存的状态以将其记录为被要求，并且执行高速缓存的代码多次。然后，当在其他线程执行重复指令时，再次执行已经高速缓存的代码部分相应的次数，每次来自重复高速缓存。对于第一指令和其他指令中的每一个，相应指令中的重复计数操作数指定执行高速缓存的代码的次数。
多线程处理器中的指令高速缓存

[发明专利]具有经物理标记的行为的经虚拟标记的指令高速缓存器-CN200780013573.6有效
发明人：托马斯·安德鲁·萨托里乌斯;罗德尼·韦恩·史密斯;达朗·尤金·施特雷特 -专利权人：高通股份有限公司
申请日： 2007-04-17 - 公布日： 2009-04-29 - 主分类号： G06F12/08 文献下载
摘要：本发明揭示一种具有经虚拟标记的指令高速缓存器的指令高速缓存器系统，从软件程序的角度来看，所述经虚拟标记的指令高速缓存器操作起来就好像其是经物理标记的指令高速缓存器。所述指令高速缓存器系统还包括响应于地址转换无效指令的地址转换装置及控制逻辑电路。所述控制逻辑电路经配置以响应于所述地址转换无效指令使所述经虚拟标记的指令高速缓存器中的条目无效。
具有物理标记行为虚拟指令高速缓存

[发明专利]用于处理具有高速缓存旁路的修饰指令的数据处理器-CN201110293438.X有效
发明人：威廉·C·莫耶 -专利权人：飞思卡尔半导体公司
申请日： 2011-09-21 - 公布日： 2012-07-11 - 主分类号： G06F9/30 文献下载
摘要：用于处理具有高速缓存旁路的修饰指令的数据处理器。提供一种方法，包括：确定数据处理指令(300)是否是具有高速缓存旁路的修饰存取指令；以及确定数据处理指令是否生成对高速缓存(43)的高速缓存命中。当确定数据处理指令是具有高速缓存旁路的修饰存取指令并且确定数据处理指令生成高速缓存命中时，该方法进一步包括：使与高速缓存命中相关联的高速缓存的高速缓存入口无效；以及通过存储器(40)的存储器控制器(72)在由数据处理器指令的目标地址指定的存储器中的位置上执行由数据处理器指令指定的修饰操作，其中执行修饰存取包括：存储器控制器执行存储器中位置的值的读取、修改该值以生成修改值以及将该修改值写入该位置。
用于处理具有高速缓存旁路修饰指令数据处理器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条