|
|
钻瓜专利网为您找到相关结果 5092951个，建议您 升级VIP下载更多相关专利
- [发明专利]一种高效串行总线控制电路-CN201510888509.9有效
-
张则乐;胡林军
-
中国电子科技集团公司第四十一研究所
-
2015-12-02
-
2018-07-24
-
G06F13/42
- 本发明公开了一种高效串行总线控制电路，具体涉及通信控制领域。该高效串行总线控制电路，包括主设备电路和从设备电路，主设备电路设有串行总线片选信号、串行总线时钟信号、串行总线数据输入信号、串行总线数据输出信号、串行总线时钟输出信号、第一完成信号和与CPU互连信号，从设备电路设有从设备片选信号、从设备时钟信号、从设备数据输入信号、从设备数据输出信号、从设备时钟输入信号和第二完成信号，串行总线片选信号与从设备片选信号相连，串行总线时钟信号与从设备时钟信号相连，串行总线数据输入信号与从设备数据输出信号相连，串行总线数据输出信号与从设备数据输入信号相连，串行总线时钟输出信号与从设备时钟输入信号相连。
- 一种高效串行总线控制电路
- [发明专利]总线仲裁电路及包括其的数据传输系统-CN202111305547.9在审
-
沈标
-
艾普凌科株式会社
-
2021-11-05
-
2022-05-27
-
G06F13/362
- 本发明提供一种总线的传送速度不降低的总线仲裁电路及包括其的数据传输系统。本发明包括：第一总线端子，与主机总线连接；第二总线端子，与局部总线连接；第一输出电路，输出端子与第一总线端子连接；第二输出电路，输出端子与第二总线端子连接；控制电路，包括第一输入端子、第二输入端子、控制信号输出端子、及输出端子，在第一输入端子输入有第一总线端子的数据，在第二输入端子输入有第二总线端子的数据，自输出端子向第一输出电路的输入端子输出数据；以及开关电路，输入端子与第一总线端子连接，控制端子与控制电路的控制信号输出端子连接，自输出端子向第二输出电路的输入端子输出主机总线的数据。
- 总线仲裁电路包括数据传输系统
- [发明专利]数据处理器-CN99100116.8无效
-
濑崎勋
-
日本电气株式会社
-
1999-01-12
-
1999-07-21
-
G06F13/36
- 提供具有总线装置的数据处理器,通过它可在多个内部电路(1－5)之间稳定地进行高速数据交换,且没有无效电流的消耗。该总线装置包括一个以上的总线选择器,它们通过总线线路串行连接成一个回路。当连接到总线选择器的内部电路没有启动一输出允许信号时,每个总线选择器输出从前－总线选择器提供的总线数据,作为提供给下－总线选择器的总线数据;当内部电路启动输出允许信号时,每个总线选择器输出连接到总线选择器的内部电路之一的输出数据作为提供给下一总线选择器的总线数据
- 数据处理器
- [发明专利]一种共享缓存的数据处理装置-CN201610043846.2有效
-
李贤
-
华为技术有限公司
-
2016-01-21
-
2019-01-25
-
H04L12/803
- 本发明实施例公开了一种共享缓存的数据处理装置，包括：输入环形总线的第一输入总线节点的输入端与第一输入端口连接，输出端与第一数据缓存连接，输入环形总线的第二输入总线节点的输入端与第二输入端口连接，输出端与第二数据缓存连接；输出环形总线的第一输出总线节点的输入端与第一数据缓存的输出端连接，输出端与第一数据缓存的输入端连接，输出环形总线的第二输出总线节点的输入端与第二数据缓存的输出端连接，输出端与第二数据缓存的输入端连接；队列管理器与数据缓存、所述信元描述符重排器的连接。采用本发明实施例，具体可实现数据缓存的数据连线的共享，提高数据缓存的资源利用率的优点。
- 一种共享缓存数据处理装置
- [发明专利]数据传输总线系统、装置及方法-CN202010294288.3在审
-
不公告发明人
-
联合华芯电子有限公司
-
2020-04-15
-
2020-06-19
-
H04L12/40
- 本发明公开了一种数据传输总线系统、装置及方法，总线包括：至少两组数据总线，传输待发数据；仲裁总线，传输多进制符号；节点控制器，将多进制符号与仲裁总线上的电压进行比较，将所述多进制符号输出至仲裁总线，将待发数据发送至数据总线装置包括：数据模块，数据传输；仲裁模块，仲裁信息传输；节点控制模块，将多值逻辑电平输出至仲裁总线模块，并通过节点控制模块将需要发送的数据发送至数据总线模块。方法包括：将仲裁号转换为多值逻辑电平；输出至仲裁总线；取得仲裁优先权；获得数据总线的使用权。本发明提供的数据传输总线系统、装置及方法，提高总线的仲裁效率，提高总线的数据传输速率。
- 数据传输总线系统装置方法
- [发明专利]半导体存储器件和输出数据信号的方法-CN200510062503.2无效
-
菅原宽
-
恩益禧电子股份有限公司
-
2005-03-30
-
2005-10-05
-
G11C11/4063
- 一种半导体存储器件，包括第一至第三数据总线、第一连接电路和第二连接电路。第一连接电路位于第一数据总线和第二数据总线之间，响应第一选择信号来对从存储部分读出的第一数据总线上的第一输出信号进行反向并将其传输到第二数据总线上，响应第二选择信号来对从存储部分读出的第二数据总线上的第二输出信号进行反向并将其传输到第一数据总线上，并且响应复位信号将第一数据总线和第二数据总线连接起来。第二连接电路位于第二数据总线和第三数据总线之间，响应第一选择信号来对第二数据总线上经过反向的第一输出信号进行反向并将其传输到第三数据总线上，并且响应第二选择信号来将第二数据总线上的第二输出信号传输到第三数据总线
- 半导体存储器件输出数据信号方法
|
