|
钻瓜专利网为您找到相关结果 4041897个,建议您 升级VIP下载更多相关专利
- [发明专利]多位宽数据串行转换装置-CN201010176289.4有效
-
李广;李运海
-
华为技术有限公司
-
2010-05-14
-
2010-09-08
-
H03M9/00
- 本发明提供一种多位宽数据串行转换装置,包括:数字逻辑模块,接收八的偶数倍并行数据或十的偶数倍并行数据,在串口速率选择信号、位宽选择信号和时钟信号的控制下,将八的偶数倍并行数据转换为十六位并行数据或将十的偶数倍并行数据转换为二十位并行数据;PLL模块,在串口速率选择信号和位宽选择信号的控制下,由参考时钟信号产生时钟信号,时钟信号包括采样时钟信号和同步时钟信号;第一串行转换模块,在采样时钟信号和同步时钟信号的控制下,将二十位并行数据转换为四位并行数据,或,将十六位并行数据转换为四位并行数据。该装置利用简单的逻辑门和触发器实现数据的串行转换,无需FIFO电路,结构简单。
- 多位宽数据串行转换装置
- [发明专利]源极驱动器以及显示装置-CN202210238683.9在审
-
石井宏明
-
蓝碧石科技株式会社
-
2022-03-10
-
2022-09-30
-
G09G3/36
- 本发明提供一种以简易的结构来进行数据接收部的异常探测的源极驱动器以及显示装置。源极驱动器包括:第一数据接收部,经由第一传输线来接收串行数据信号;选择器,根据切换信号,输出来自第一传输线以及第二传输线的其中任一者的串行数据信号;第二数据接收部,接收从选择器输出的串行数据信号;第一串行并行转换电路,对第一数据接收部所接收的串行数据信号进行串行并行转换,并作为第一并行数据而输出;第二串行并行转换电路,对第二数据接收部所接收的串行数据信号进行串行并行转换,并作为第二并行数据而输出;以及比较电路,在选择器输出来自第一传输线的串行数据信号的情况下,对第一并行数据与第二并行数据进行比较,并输出比较结果。
- 驱动器以及显示装置
- [发明专利]数据输出电路和方法-CN200910006037.4无效
-
李康悦
-
海力士半导体有限公司
-
2009-01-22
-
2010-06-16
-
G11C7/10
- 提供了一种数据输出电路和方法,所述电路包括:选通信号控制块,被配置成通过将第一选通信号延迟特定的延迟量而产生至少一个第一延迟选通信号;输入/输出读出放大块,被配置成响应于所述第一选通信号和所述第一延迟选通信号而放大第一并行数据信号,以产生具有与所述第一并行数据信号的比特数量相同的比特数量的第二并行数据信号;存储块,被配置成响应于第二选通信号和第二延迟选通信号来锁存所述第二并行数据信号;以及并行到串行转换块,被配置成顺序地输出被锁存在所述存储块内的所述第二并行数据信号,其中,所述第一选通信号用于产生所述第二并行数据信号中的首先被输出的数据信号。
- 数据输出电路方法
- [发明专利]闪存-CN201110257705.8有效
-
杨光军
-
上海宏力半导体制造有限公司
-
2011-09-01
-
2012-03-21
-
G11C16/10
- 本发明公开一种闪存,该闪存包含:闪存芯片;串并转换电路,用于接收一串行数据,并将该串行数据转换为并行数据;以及数据模式判决器,连接于该串并转换电路的输出端,以通过该并行数据产生一反向控制信号,并在该反向控制信号的控制下对该并行数据进行反向处理后输出一反向并行数据至该闪存芯片,本发明通过先将串行数据转换成并行数据,再将并行数据写入至闪存芯片,这样跟以前的位反技术相比,在相同编程效率和平均编程功耗的情形下,减少了反相控制信号占所有数据总数的比例,从而减少了面积损失。
- 闪存
- [实用新型]一种通讯设备-CN200820135239.X有效
-
张师伟
-
深圳华为通信技术有限公司
-
2008-09-11
-
2009-07-01
-
H04B1/40
- 本实用新型公开了一种通讯设备,包括:摄像头模块,用于发送并行数据;并-串转换模块,用于接收所述摄像头模块发送的并行数据,并将所述并行数据转换为串行数据;传输模块,用于传输所述串行数据;串-并转换模块,用于接收所述传输模块传输的串行数据,将所述串行数据转换为并行数据,并发送所述并行数据;主控模块,用于接收所述串-并转换模块发送的并行数据,并对所述并行数据进行处理。本实用新型实施例采用串行传输方式可以大大减小信号线的数目,节省电路板上宝贵的布线空间、使得信号可以在单通道上以更快的速率传输。
- 一种通讯设备
- [实用新型]一种多路芯片烧录装置-CN202223203032.0有效
-
林远志;李剑锋;李德胜
-
唐山曹妃甸映美科技有限公司
-
2022-12-01
-
2023-03-28
-
G06F8/61
- 本实用新型公开了一种多路芯片烧录装置,包括:主控单元,主控单元包括主控芯片、串行/并行数据转换电路及I/O接口模块,主控芯片内置或者外接数据存储器及数据处理器,串行/并行数据转换电路的串行数据信号端与数据处理器相连接,串行/并行数据转换电路的串行数据信号端通过外设标识加以区分;I/O接口模块,包括至少大于一路的数据双向传输通道及时钟信号电路,任一数据双向传输通道的一端与串行/并行数据转换电路模块的并行数据信号端依据外设标识进行定序连接,数据双向传输通道的另一端设置数据信号接口,时钟信号电路的时钟信号端经由隔离电阻后设置时钟信号接口。
- 一种芯片装置
|