“多核架构 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果102403个，建议您升级VIP下载更多相关专利

[发明专利]一种数字孪生系统复杂任务异构多核并行高效求解方法和系统-CN201910947700.4有效
发明人：陶飞;邹孝付;左颖 -专利权人：北京航空航天大学
申请日： 2019-10-08 - 公布日： 2020-11-10 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种数字孪生系统复杂任务异构多核并行高效求解方法和系统，该方法适用于Xilinx公司ZYNQ‑7000 SoC芯片，包括：步骤1，设计数字孪生系统复杂任务异构多核架构及数字化描述模块，该模块首先搭建用于数字孪生系统复杂任务运行的异构多核架构，然后基于多元数组模型完成该异构多核架构的数字化描述；步骤2，设计数字孪生系统复杂任务异构多核并行高效求解决策模块，该模块基于异构多核架构的数字化描述完成当前异构多核架构中空闲核的确定，并将到达的数字孪生复杂任务调度到该空闲核上进行求解运算
一种数字孪生系统复杂任务多核并行高效求解方法

[发明专利]基于蝶形网络编码的无线多核阵列热点消除方法及架构-CN201510231156.5有效
发明人：陈亦欧;凌翔;胡剑浩;谭芳 -专利权人：电子科技大学
申请日： 2015-05-08 - 公布日： 2018-01-02 - 主分类号： H04L12/801 文献下载
摘要：本发明涉及通信领域，特别涉及无线多核并行处理领域，具体指基于蝶形网络编码的无线多核阵列热点消除方法及架构；提出一种采用分布式蝶形网络编码的无线多核阵列架构，通过多个互不相交的蝶形网络编码提高无线多核阵列的网络吞吐率，减少多核阵列中的热点个数，为复杂系统提供高效、并行的多核协同处理平台。同时，本发明提出最小化热点算法进行无线多核阵列架构的最优化设计，以蝶形网络编码个数最大化为目标，获得最大化的编码增益。通过验证，本发明提出的架构能够以较小的开销实现至少4％的吞吐率增益，并消除网络中至少43％的热点。
基于蝶形网络编码无线多核阵列热点消除方法架构

[发明专利]一种面向异构多核架构的自适应编译框架-CN201710902017.X在审
发明人：邢筱丹 -专利权人：邢筱丹
申请日： 2017-09-29 - 公布日： 2019-04-09 - 主分类号： G06F8/41 文献下载
摘要：针对应用在移植到异构多核高性能计算机系统中所面临的可移植性差以及性能优化难度大的问题，发明一种面向异构多核架构的自适应编译框架。通过源到源编译解决传统并行编程模型应用向异构多核架构的映射问题；同时利用动态剖分信息，自适应地调整插桩并配置优化策略，形成迭代式的自动优化过程。所发明的自适应编译框架将软硬件映射机制与优化策略结合，有效地解决了同构并行应用向异构多核架构的移植问题并提高了应用的整体性能。最后，基于Cell架构实现的原型系统，很好地解决了异构多核架构下应用移植性等问题，同时应用性能有所提高。
异构多核架构自适应编译应用高性能计算机系统并行编程模型移植并行应用架构实现可移植性配置优化剖分信息性能优化应用性能映射机制映射问题优化策略原型系统自动优化软硬件移植性有效地插桩迭代多核同构

[发明专利]一种RISC-V系统中处理多核访问的调试模块的调试方法-CN202210564677.2有效
发明人：蒋枫;姜志颖;王飞 -专利权人：苏州睿芯集成电路科技有限公司
申请日： 2022-05-23 - 公布日： 2023-07-28 - 主分类号： G06F9/4401 文献下载
摘要：本发明公开一种RISC‑V系统中处理多核访问的调试模块的调试方法，调试模块用于将调试器发送的多核访问命令，转换为基于RISC‑V架构的CPU内核能够识别的指令，通过本发明的方法能够使用外部调试器在单核或多核RISC‑V架构系统中实现同时暂停或唤醒多核并调试的功能，并且能够实现复位即可调试。
一种 risc 系统处理多核访问调试模块方法

[发明专利]基于异构多核架构的数据处理系统及方法-CN202211049212.X有效
发明人：杨兵兵;杨光;刘真兴;张昊为 -专利权人：湖南矩阵电子科技有限公司
申请日： 2022-08-30 - 公布日： 2022-12-06 - 主分类号： G06F15/167 文献下载
摘要：本申请公开基于异构多核架构的数据处理系统，系统包括：多核处理器、FPGA以及内存模块；多核处理器与内存模块通过连接，FPGA与多核处理器与内存模块连接，其中多核处理器包括控制核、应用核以及共享内存区；FPGA本申请数据处理系统基于异构多核架构，采用模块化设计，高低速数据传输通路完全独立，极大降低了系统开发及调试难度。本申请还相应公开一种基于异构多核架构的数据处理方法。
基于多核架构数据处理系统方法

[发明专利]一种基于多核处理器二取二架构的功能安全检测方法-CN202210574881.2在审
发明人：林伟欣;刘晓;张辉;蒋耀东;崔洪州;阳扬 -专利权人：卡斯柯信号有限公司
申请日： 2022-05-24 - 公布日： 2022-08-30 - 主分类号： G06F11/36 文献下载
摘要：一种基于多核处理器二取二架构的功能安全检测方法，采用两个多核处理器组成多核处理器二取二架构，两个多核处理器按照指定的内核来运行应用程序，在应用程序运行过程中的关键节点植入检查点，在每个检查点处生成时序校核字，两个多核处理器实时比较双方生成的时序校核字。本发明能够准确检测多核处理器的器件失效，提高了检测覆盖率，能够发现多核处理器中的系统性失效、随机性失效，能够将多核处理器运用到功能安全领域，达到大幅提高性能和算力的目的。
一种基于多核处理器二取二架构功能安全检测方法

[发明专利]一种多核调试方法、装置及计算机可读存储介质-CN201910071061.X有效
发明人：刘俊延;张楠赓 -专利权人：嘉楠明芯（北京）科技有限公司
申请日： 2019-01-25 - 公布日： 2022-06-14 - 主分类号： G06F11/36 文献下载
摘要：本发明的实施方式提供了一种多核调试方法、装置及计算机可读存储介质，该方法适用于基于RISC‑V指令集架构的多核处理器，包括：响应于多核调试装置的启动指令，与所述多核处理器的每一个内核建立调试关系；调试关系建立后，响应于第一预设事件，控制所述多核处理器中的指定内核暂停运行；指定内核暂停运行之后，根据预设选核指令控制所述内部调试模块切换当前调试核，以及根据所述内部调试模块获取切换后的所述当前调试核的调试信息。利用上述方法能够实现RISC‑V指令集架构的多核处理器的多核调试功能。
一种多核调试方法装置计算机可读存储介质

[发明专利]支持多核架构下资源隔离的方法及系统-CN201380000917.5有效
发明人：雷晓松 -专利权人：华为技术有限公司
申请日： 2013-05-28 - 公布日： 2014-02-26 - 主分类号： G06F13/10 文献下载
摘要：本发明实施例提供一种支持多核架构下资源隔离的方法及系统。本发明实施例提供的支持多核架构下资源隔离的方法及系统，通过核间操作系统隔离、内存区段隔离、I/O资源隔离的方式，使得在多核处理器的不同处理核上运行的操作系统能够独立运行而互不影响，从而，充分利用了多核处理器高集成度、综合成本低的优势，实现了多核处理器的故障域维持在单块硬盘，具有较高的可靠性。
支持多核架构资源隔离方法系统

[发明专利]一种芯粒化网络处理器架构-CN202210702099.4在审
发明人：杨惠;李韬;孙志刚;吕高锋;刘汝霖;熊智挺;卓超;全巍;李存禄;赵国鸿 -专利权人：中国人民解放军国防科技大学
申请日： 2022-06-21 - 公布日： 2022-07-29 - 主分类号： H04L49/10 文献下载
摘要：本发明公开了一种芯粒化网络处理器架构，包括芯粒化网络、FPGA加速模块、多核处理器阵列和可配置交换芯片；芯粒化网络包括三个数据平面，FPGA加速模块、多核处理器阵列和可配置交换芯片分别对应承载其中一个数据平面；可配置交换芯片分别与多核处理器阵列和FPGA加速模块连接；多核处理器阵列与FPGA加速模块连接；可配置交换芯片用于实现数据快速转发；FPGA加速模块用于实现功能加速；多核处理器阵列用于深度处理。该架构可以有效降低通信开销以及时间开销，进一步实现该芯粒化网络处理架构性能、功能的优化布局与处理性能提高。
一种芯粒化网络处理器架构

[发明专利]一种基于DSP多核架构双模跟踪方法-CN201911021218.4在审
发明人：张迪飞;杜海静 -专利权人：天津津航技术物理研究所
申请日： 2019-10-25 - 公布日： 2020-02-21 - 主分类号： G06F15/163 文献下载
摘要：本发明涉及一种基于DSP多核架构双模跟踪方法，属于红外成像导引头设备软件末制导技术领域。本发明通过设计多核架构双模跟踪方法，利用多核DSP更高的耦合性和计算效率，增加深度学习等复杂跟踪算法的并行计算，利用双模跟踪结果对目标位置信息进行决策融合，有效提高跟踪软件在遮挡等复杂战场环境下的跟踪精度
一种基于 dsp 多核架构双模跟踪方法

[发明专利]一种危机应急处理多核心微控制器仲裁架构及其工作模式-CN201210572843.X无效
发明人：亢勇;陈邦明 -专利权人：上海新储集成电路有限公司
申请日： 2012-12-25 - 公布日： 2013-04-03 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种危机应急处理多核心微控制器仲裁架构，包括：多核心微控制器，实现处理微控制器中的数据；非挥发性存储器与非挥发寄存器文件单元，用于保存或恢复多核心微控制器的数据与寄存器数据；挥发性公用存储单元，用于存储多核心微控制器的数据；输入输出接口控制单元，其用于控制多核心微控制器的输入输出；仲裁逻辑单元，其用于对多核心微控制器的核心进行仲裁。本发明还提出了危机应急处理多核心微控制器仲裁架构的工作模式。
一种危机应急处理多核控制器仲裁架构及其工作模式

[发明专利]基于多核CPU架构的网游服务器的数据分配方法及系统-CN200610114111.0有效
发明人：刘思亮;丘建荣 -专利权人：北京金山软件有限公司;北京金山数字娱乐科技有限公司
申请日： 2006-10-27 - 公布日： 2007-04-11 - 主分类号： G06F9/46 文献下载
摘要：本发明提供了一种基于多核CPU架构的网游服务器的数据分配方法及系统，在多核CPU架构的网游服务器的基础上建立多组游戏线程，利用该系统，对客户端发送的游戏逻辑请求数据在不同的游戏线程上进行分配，从而发挥多核
基于多核 cpu 架构网游服务器数据分配方法系统

[发明专利]一种地震处理多核异构并行模式自适应匹配通用计算模型-CN201310518611.0在审
发明人：孟祥宾;王延光;单联瑜;隋志强 -专利权人：中国石油化工股份有限公司;中国石油化工股份有限公司胜利油田分公司物探研究院
申请日： 2013-10-29 - 公布日： 2015-04-29 - 主分类号： G06F9/46 文献下载
摘要：本发明公开了一种地震处理多核异构并行模式自适应匹配通用计算模型。该模型通过分析多核异构并行计算目标问题，设计了相应的多核异构并行算法；并行算法再通过解释系统解释成为基于不同软硬件架构的并行函数，并且参照当前系统软硬件通用参数库，提高系统处理效率；开发人员针对不同的多核异构软硬件接口，实现相应的并行程序编程；并行程序通过相应的编译器编译成机器语言，运行于相应的多核异构软硬件架构之上。本发明提供的计算模型，简化开发人员开发难度，并且通过多核异构通用参数库和算法库的扩展与更新，提高计算模型的移植性和扩展性。
一种地震处理多核并行模式自适应匹配通用计算模型

[发明专利]基于多核架构的定时器实现方法、装置、设备及存储介质-CN202010866664.1在审
发明人：范鸿雷 -专利权人：北京天融信网络安全技术有限公司;北京天融信科技有限公司;北京天融信软件有限公司
申请日： 2020-08-25 - 公布日： 2020-11-17 - 主分类号： G06F9/48 文献下载
摘要：本申请提供一种基于多核架构的定时器实现方法、装置、设备及存储介质，其中，基于多核架构的定时器实现方法包括：当定时器事件触发时，创建定时器节点；根据定时器事件的创建时间和定时器事件的超时周期将定时器节点加入到定时器队列中本申请能够在实现定时器功能的同时，不降低多核架构的系统性能，尤其是不降低多核架构的计算性能。
基于多核架构定时器实现方法装置设备存储介质

[发明专利]一种光电跟踪系统高清高帧频实时图像处理平台及方法-CN202011129994.9在审
发明人：杨亮;王钤;戴健;周建平 -专利权人：四川望望科技有限公司
申请日： 2020-10-21 - 公布日： 2021-01-22 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种光电跟踪系统高清高帧频实时图像处理平台及方法，该图像处理平台包括FPGA和多核DSP，FPGA包括图像采集单元、处理单元、SRIO接口和数据地址总线接口，处理单元的输入端连接图像采集单元的输出端，并将图像采集单元采集的视频帧图像通过SRIO接口发送至多核DSP。多核DSP包括多核、GPIO中断接口、EMIF接口、SRIO接口和内存单元，多核分别连接GPIO中断接口、EMIF接口和内存单元，GPIO中断接口的输入端连接FPGA的图像采集单元的输出端，内存单元通过SRIO接口连接多核和FPGA的处理单元。本发明采用多核DSP+FPGA的架构，通过优化视频图像采集传输方式和处理架构，可有效提高光电跟踪的系统性能，对基于复合轴控制的光电跟踪系统性能提升尤为显著。
一种光电跟踪系统清高帧频实时图像处理平台方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条