专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9902634个,建议您升级VIP下载更多相关专利
  • [实用新型]皮带输送拉绳开关地址识别装置-CN201120527161.8有效
  • 陈福军;李万刚 - 武汉陆峰科技有限责任公司
  • 2011-12-15 - 2012-08-29 - B65G43/00
  • 本实用新型涉及一种皮带输送拉绳开关地址识别装置,包括地址信号发生地址识别,每个拉绳开关设置一个地址信号发生地址信号发生由电阻与拉绳开关的常开触点串联,电阻外端作为地址信号发生信号输出正端,拉绳开关的常开触点的外端作为地址信号发生信号输出负端;第一个地址信号发生的电阻R1与第一个拉绳开关的常开触点J1串联后连接到地址识别的信号输入端,后面的地址信号发生信号输出正端连接到前一个地址信号发生的电阻与拉绳开关常开触点的串连接点上,即N个拉绳开关的地址信号发生的电阻串联,N个拉绳开关的地址信号发生的信号输出负端都连接到地址识别的信号输入负端;拉绳开关的常闭触点作为皮带输送主回路开关。
  • 皮带输送拉绳开关地址识别装置
  • [发明专利]一种用于存储测试的地址扰乱发生装置及其方法-CN202111307391.8在审
  • 毛国梁;李全任 - 南京宏泰半导体科技有限公司
  • 2021-11-05 - 2021-12-03 - G06F12/10
  • 本发明公开了一种用于存储测试的地址扰乱发生装置及其方法。地址扰乱发生装置包括地址发生,用以输出表征目标被测器件存储单元的物理地址地址扰乱地址扰乱,用以从自身所预存的地址扰乱数据中,筛选出与表征目标被测器件存储单元的物理地址对应的逻辑地址,并输出至DUT板;扰乱算法发生,用以生成地址扰乱数据;扰乱算法发生的输入与地址扰乱连接,为若干任意的存储单元的物理地址;扰乱算法发生的输出为与各存储单元的物理地址对应的所有逻辑地址,并写入地址扰乱因此,本发明在测试时,测试图形文件只需要按照物理地址进行自动算法地址发生,无需关心具体的逻辑地址映射,提高测试图形文件的可读性。
  • 一种用于存储器测试地址扰乱发生装置及其方法
  • [发明专利]地址译码方法及使用该方法的半导体存储器件-CN201210075524.8有效
  • 秋新镐 - 海力士半导体有限公司
  • 2012-03-21 - 2013-05-08 - G11C8/04
  • 本发明提供了地址译码方法及使用该方法的半导体存储器件。所述半导体存储器件,包括:选通时钟发生,所述选通时钟发生被配置为响应于读取信号或写入信号而产生选通时钟信号,所述选通时钟信号具有根据被选择性使能的多个测试模式信号而受控的延迟时间;内部地址发生,所述内部地址发生被配置为响应于所述选通时钟信号的第一电平来锁存地址,并通过响应于所述选通时钟信号的第二电平将所述地址译码米产生内部地址;以及输出使能信号发生,所述输出使能信号发生被配置为将所述内部地址译码并产生被选择性使能的输出使能信号。
  • 地址译码方法使用半导体存储器件
  • [发明专利]存储测试方法-CN201110448516.9无效
  • 刘文媛;罗弘 - 中国航空工业集团公司第六三一研究所
  • 2011-12-28 - 2013-07-03 - G11C29/18
  • 一种存储测试方法,包括1)写入数据;2)读取数据;3)若待测试的存储地址线的位数低于或等于地址发生ATE地址线的位数,利用地址发生ATE将读取的数据与写入的数据是否相同来判断待测试的存储的所有存储单元是否正常工作;若待测试的存储地址线的位数高于地址发生ATE地址线的位数,将待测试的存储地址线的位数分为低位地址线以及高位地址线;按照固定位的递增将测试存储的所有存储单元分块,固定位从全0增加至全1,每增加1就分为一个存储单元;低位地址线连接ATE地址发生,由地址发生ATE自动产生地址数据。
  • 存储器测试方法
  • [发明专利]用运动补偿复原图像信号的电路-CN96100573.4无效
  • 金义圭 - 三星电子株式会社
  • 1996-04-30 - 2002-04-17 - H04N7/48
  • 一种用运动补偿复原图象信号的电路,该电路包括一个变址地址发生,用以存储和有选择地产生各图象的起始地址;一个加法器,用以将变址地址发生产生的起始地址与待处理的现行宏模块的地址加起来和产生虚拟地址;一个地址计算,用以根据运动补偿矢量计算地址偏移量;和一个地址发生,用以将所述虚拟地址地址偏移量加起来产生起始和终结地址
  • 运动补偿复原图像信号电路
  • [发明专利]用来控制多区域存储的装置和方法-CN97113816.8无效
  • 金秉俊;沈载晟;赵灿东 - 三星电子株式会社
  • 1997-06-24 - 2003-08-20 - G11B20/10
  • 一种用于控制光盘机的多区域存储的装置,包括:一个存储,用于读或写经光盘机解调、纠错或解扰后的数据,它包括多个单元,每单元具有一特征号码;一解调地址发生,计算锁定解调数据的时钟;一个纠错地址发生,产生地址,以从该存储中读取将要被进行纠错的数据;一解扰地址发生,产生地址,把解扰的数据存储到该存储;一个记录/再现控制,产生存取该存储所需要的信号;一个数据输出地址发生,和一个存储状态控制
  • 用来控制区域存储器装置方法
  • [发明专利]符号率硬件加速-CN200780026795.1有效
  • E·L·海普勒 - 交互数字技术公司
  • 2007-07-12 - 2009-07-22 - H04L1/00
  • 一种硬件加速,该硬件加速包括:第一缓冲、第二缓冲、一个或多个地址发生、转译只读存储(ROM)、循环冗余校验(CRC)发生、卷积编码和控制。第一缓冲和第二缓冲存储信息比特。一个或多个地址发生生成用于访问第一缓冲、第二缓冲和共享存储体系(SMA)的地址。转译ROM用于生成已转译的用于访问第一缓冲和第二缓冲地址。控制设置用于CRC发生、卷积编码地址发生的参数,并通过操作信息比特和处理后比特执行用于信息比特的信道处理(例如重排序、块编码、奇偶校验结尾、删余、卷积编码和交织)的预定的控制命令序列,同时在第一缓冲、第二缓冲、SMA、CRC发生和卷积编码之间移动信息比特。
  • 符号硬件加速器
  • [发明专利]发送消息的装置和方法-CN200610160433.9无效
  • 郑银英 - LG电子株式会社
  • 2006-11-15 - 2007-05-23 - H04L12/58
  • 一种用于发送消息的装置包括消息发生,在该消息发生中产生一种数据结构。该数据结构包括多个地址字段。每一个地址字段都包括至少一个消息接收地址。该消息发生产生一种包括普通消息字段和隐藏消息字段的消息。该装置还包括控制,该控制控制着将所产生的消息发送到多个地址字段内所输入的消息接收地址的发送过程。
  • 发送消息装置方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top