“半导体集成电路 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2195769个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制造方法-CN200610163794.9有效
发明人：青木智幸;田村友子;鹤目卓也;大力浩二 -专利权人：株式会社半导体能源研究所
申请日： 2006-12-04 - 公布日： 2007-06-06 - 主分类号： H01L21/82 文献下载
摘要：提供一种半导体器件的制造方法。在第一衬底之上形成多个第一半导体集成电路、多个第二半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个相邻、多个第三半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个和该多个第二半导体集成电路的一个相邻、以及多个第四半导体集成电路，其每一个被设置为与该多个第一半导体集成电路的一个、该多个第二半导体集成电路的一个、和该多个第三半导体集成电路的一个相邻。形成第一保护层以覆盖第一半导体集成电路和第一半导体集成电路外围的第二衬底的表面。分割第二衬底和保护层以便该多个第一半导体集成电路被分成单独的块并且部分第二衬底留在第一半导体集成电路的外围。
半导体器件制造方法

[发明专利]处理装置、半导体集成电路以及状态监视方法-CN201880083873.X有效
发明人：后藤诚司;仁茂田永一 -专利权人：株式会社索思未来
申请日： 2018-11-05 - 公布日： 2023-05-02 - 主分类号： H04L9/32 文献下载
摘要：安全地监视多个半导体集成电路的状态。在具有半导体集成电路(11～13)的处理装置(10)中，设置于半导体集成电路(13)的状态监视电路(13c)对半导体集成电路(11、12)指示发送表示半导体集成电路(11、12)的状态的状态信息，并在设置于每个半导体集成电路(11、12)的状态监视电路(11c)接收到发送状态信息的指示的情况下，对半导体集成电路(13)发送对状态信息加密后的加密信息。
处理装置半导体集成电路以及状态监视方法

[发明专利]电子装置及其控制方法-CN202010081040.9有效
发明人：吉原稔雄;新妻央章 -专利权人：佳能株式会社
申请日： 2020-02-05 - 公布日： 2022-05-03 - 主分类号： H04N1/00 文献下载
摘要：电子装置包括：半导体集成电路、经由外围组件互连(PCI)总线连接到半导体集成电路的另一半导体集成电路、以及连接到所述另一半导体集成电路的设备(硬盘驱动器(HDD)和动态随机存取存储器(DRAM))。所述半导体集成电路向所述另一半导体集成电路发送预定指令，所述另一半导体集成电路将PCI总线转移到非可通信状态或低速可通信状态。此后，所述另一半导体集成电路将所述设备(HDD和DRAM)转移到省电状态。
电子装置及其控制方法

[发明专利]多芯片型半导体装置及其制造方法-CN200610054798.3无效
发明人：藤户弘志;高森靖博 -专利权人：株式会社理光
申请日： 2006-03-10 - 公布日： 2006-09-20 - 主分类号： H01L25/065 文献下载
摘要：本发明涉及多芯片型半导体装置及其制造方法，所述多芯片型半导体装置设有装载在安装用基板上、具有规定功能的第1半导体集成电路芯片，以及集成电源电路的第2半导体集成电路芯片。该第2半导体集成电路芯片接受从外部供给的电源，用于向上述第1半导体集成电路芯片提供电力。将第2半导体集成电路芯片层叠在第1半导体集成电路芯片上之后，用树脂将该第1、第2半导体集成电路芯片模块化。通过将低电压工艺制造的半导体芯片和往该半导体芯片供给电源、集成了用高电压工艺制造的恒电压电源电路的恒电压芯片，收纳在芯片叠芯片形式的半导体基板上，在不增加安装面积状态下，能实现对输入电压的高耐压化。
芯片半导体装置及其制造方法

[发明专利]半导体集成电路卡制造方法和半导体集成电路卡-CN99123139.2有效
发明人：森村仁一;松田宏也 -专利权人：索尼株式会社
申请日： 1999-10-19 - 公布日： 2004-04-07 - 主分类号： H01L21/70 文献下载
摘要：揭示了一种半导体集成电路卡，其中把半导体集成电路芯片器件装入卡片衬底中，此集成电路芯片器件包括其上形成有电路图案的衬底；键合到衬底上且具有连到电路图案的电极的半导体集成电路芯片；加固金属板；以及用于覆盖半导体集成电路芯片的周边表面并把加固金属板键合到半导体集成电路芯片上的密封树脂部分
半导体集成路卡制造方法

[发明专利]具有管芯和穿衬底过孔的半导体器件-CN201410255113.6有效
发明人： X·应;A·V·萨莫伊洛夫;P·麦克纳利;T·帕伦特 -专利权人：马克西姆综合产品公司
申请日： 2014-03-14 - 公布日： 2020-12-08 - 主分类号： H01L27/04 文献下载
摘要：本发明涉及具有管芯和穿衬底过孔的半导体器件。描述的半导体器件具有形成在其中的穿衬底过孔。在一个或多个实施方式中，半导体器件包括用粘结材料接合在一起的半导体晶片和集成电路管芯。半导体晶片和集成电路管芯包括形成在其中的一个或多个集成电路。集成电路连接到配置在半导体晶片和集成电路管芯的表面上的一个或多个导电层。形成穿过半导体晶片和构图的粘结材料的过孔以使得电互连可以形成在该半导体晶片中的集成电路和集成电路管芯中的集成电路之间。该过孔包括导电材料以在该半导体晶片和该集成电路管芯之间提供电互连。
具有管芯衬底半导体器件

[发明专利]用于制造半导体器件的方法-CN200610163786.4有效
发明人：田村友子;青木智幸;鹤目卓也;大力浩二 -专利权人：株式会社半导体能源研究所
申请日： 2006-12-04 - 公布日： 2007-06-06 - 主分类号： H01L21/84 文献下载
摘要：用于制造半导体器件的方法，第一半导体集成电路和第二半导体集成电路，其被设置在第一衬底之上使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻，通过多个转移操作被转移到另外的衬底。在形成在第一衬底之上的第一半导体集成电路和第二半导体集成电路被分别转移到另外的衬底(第四衬底和第五衬底)之后，这些电路被分成对应于每一个半导体集成电路的半导体器件。在第四衬底之上第一半导体集成电路被设置同时使彼此保持距离，以及在第五衬底之上第二半导体集成电路被设置同时使彼此保持距离。因此，可以获得第四衬底和第五衬底中的每一个的大的分割边限。
用于制造半导体器件方法

[发明专利]用于装设半导体集成电路的测试板及方法-CN202011563321.4有效
发明人：赛门·威尔森 -专利权人：新唐科技股份有限公司
申请日： 2020-12-25 - 公布日： 2023-09-12 - 主分类号： G01R31/28 文献下载
摘要：本发明提供一种用于装设半导体集成电路的测试板及将半导体集成电路装设至基板的方法。此方法包含将导引结构设置于基板上。基板包含设置于其上的多个接触垫。基板还包含形成于其中的多个螺帽以连接至至少一螺栓。此方法还包含将半导体集成电路放置在导引结构内，使得半导体集成电路与接触垫接触。顶板设置于半导体集成电路上。另外，顶板及半导体集成电路固定至基板上。
用于装设半导体集成电路测试方法

[发明专利]半导体检测装置-CN02124853.2无效
发明人：岸本清治 -专利权人：日立马库塞鲁株式会社
申请日： 2002-06-21 - 公布日： 2003-01-29 - 主分类号： H01L21/66 文献下载
摘要：对要与电气电路内的电气元件电气连接后组装入电气电路内的半导体集成电路在装入该电气电路内之前进行检测的检测装置，包含用于与半导体集成电路露出的电气端子分别接触的多个探针；装有探针且相对要检测的半导体集成电路可以相对移动的可动探头；产生经由可动探头向半导体集成电路传递的检测输入信号并经由探针接收从半导体集成电路传递的检测输出信号来检测半导体集成电路的测定装置。
半导体检测装置

[发明专利]层叠型半导体器件-CN01140933.9有效
发明人：松尾美惠;早坂伸夫;有门经敏;石内秀美;作井康司;田洼知章 -专利权人：株式会社东芝
申请日： 2001-09-27 - 公布日： 2002-05-08 - 主分类号： H01L25/065 文献下载
摘要：一种层叠型半导体器件,由包含半导体集成电路芯片且具有规格的多个半导体集成电路器件层叠而成,其中上述半导体集成电路器件中的至少三个以上的预定的半导体集成电路器件按上述规格的值的大小的顺序进行层叠。
层叠半导体器件

[发明专利]半导体集成电路器件-CN200410082267.6无效
发明人：冈田康幸;宫崎浩幸;野畑真纯 -专利权人：松下电器产业株式会社
申请日： 2004-11-12 - 公布日： 2005-07-13 - 主分类号： H01L27/04 文献下载
摘要：一种半导体集成电路器件包括：安装在半导体基底上的半导体集成电路芯片，该半导体集成电路芯片安装有多个电路系统，该多个电路系统由不同的电源系统加以分隔并驱动，该半导体集成电路芯片还包含至少一个静电保护电路；以及外部连接端子(5)，其通过具有至少一个布线层的布线构件(4)连接到半导体集成电路芯片的电路系统上，其中，通过静电保护电路(2)将半导体集成电路芯片(1)的多个电路系统的电源线和地线分别共接到布线构件中提供的导电平面
半导体集成电路器件

[发明专利]半导体集成电路器件及PDP驱动器和等离子体显示器面板-CN200780000765.3有效
发明人：前田荣作;安藤仁;金田甚作;前岛明广;松永弘树 -专利权人：松下电器产业株式会社
申请日： 2007-03-22 - 公布日： 2009-01-07 - 主分类号： H01L21/60 文献下载
摘要：本发明的半导体集成电路器件，即使在导电引线彼此之间产生短路时，也能够抑制焊丝的温度上升，使半导体集成电路器件的可靠性提高。为此，本发明将从外部电源向半导体集成电路芯片的电源部供给电源用的树脂封装的导电引线、与半导体集成电路芯片的焊盘，利用多条焊丝连接。再有，将与GND连接并向半导体集成电路芯片的电源部供给接地电位用的树脂封装的导电引线、与半导体集成电路芯片的焊盘，利用多条焊丝连接。
半导体集成电路器件 pdp 驱动器等离子体显示器面板

[发明专利]半导体集成电路的测试方法及集成电路测试器-CN200710137175.7无效
发明人：永沼英树 -专利权人：横河电机株式会社
申请日： 2007-07-30 - 公布日： 2008-10-15 - 主分类号： G01R31/00 文献下载
摘要：本发明提供一种半导体集成电路的测试方法与一种IC(集成电路)测试器，以实现即使并非完全短路，仍可检测出接脚间短路。为达成上述目的，本发明提供一种半导体集成电路的测试方法，用以检测出具有多个接脚的半导体集成电路的接脚间短路。其特征为：IC测试器或半导体集成电路在半导体集成电路的所望接脚产生脉冲或阶跃信号，且IC测试器藉由邻接所望接脚的半导体集成电路的接脚所产生的波形，以进行接脚间短路的判定。
半导体集成电路测试方法

[实用新型]半导体封装结构-CN202320153726.3有效
发明人：吕文隆 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-01-28 - 公布日： 2023-09-05 - 主分类号： H01L23/498 文献下载
摘要：本实用新型提供了一种半导体封装结构，包括：半导体衬底；电子集成电路，设置在半导体衬底上方，电子集成电路的第一有源面朝向半导体衬底；第一电连接件，位于半导体衬底和电子集成电路的第一有源面之间并且电连接半导体衬底和第一有源面；光子集成电路，叠置在电子集成电路上，光子集成电路的第二有源面朝向半导体衬底；引线，电连接第一有源面和第二有源面。本实用新型的目的在于提供一种半导体封装结构，以实现更短的电路路径。
半导体封装结构

[发明专利]支持无线电力传输和近场通信的通信装置-CN201310378647.3有效
发明人： A·史密斯 -专利权人：美国博通公司
申请日： 2013-08-27 - 公布日： 2014-03-12 - 主分类号： H04B5/00 文献下载
摘要：这些通信装置的各种集成电路可以使用高电压半导体工艺、低电压半导体工艺或其任何组合而被制造在一个或多个半导体衬底、芯片和/或模片上。这些高电压和/或低电压半导体工艺集成电路中的一些可以与其他模块的其他高电压和/或低电压半导体工艺集成电路一起在单个半导体衬底、芯片和/或模片上制造。这允许一个模块的低电压半导体工艺集成电路和/或高电压半导体工艺集成电路与通信装置的另一模块的低电压半导体工艺集成电路和/或高电压半导体工艺集成电路组合。
支持无线电力传输近场通信装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条