专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果8853094个,建议您升级VIP下载更多相关专利
  • [发明专利]-CN201510005354.X有效
  • 大卫·雷蒙德·鲁茨;内尔·伯吉斯 - ARM有限公司
  • 2015-01-06 - 2019-06-07 - G06F7/57
  • 本发明涉及一种。浮点电路(24)包括乘法器(26)和加法器(28)。输入操作数A、B和C以及结果值均具有规格化指数值范围,诸如符合IEEE标准754的范围。在加法器内的移位(48、50)能够在必要时考虑到乘积的扩展的指数值范围以便于将结果值带回到规格化指数值范围中。
  • 乘加器
  • [发明专利]-CN201210041630.4有效
  • 王军宁;邹丽娜;朱建彰;王强 - 京微雅格(北京)科技有限公司
  • 2012-02-21 - 2013-08-21 - G06F7/57
  • 本发明涉及一种,所述包括一个以上的子,所述包括两个子,每个所述子器具体包括:部分积产生,用于对小于第一位数阈值的乘数和小于第一位数阈值的被乘数相乘,获得部分积数据;部分积压缩,用于对所述部分积数据进行压缩处理,获得部分积压缩数据;累加压缩,用于对所述部分积压缩数据,以及加法数据做累加处理,获得求和数据。本发明的可以实现1个18*18bit或2个并行9*9bit的乘法、加法和累加操作,资源利用率高;在操作数较大位宽时提高了运算速度;在操作数较小位宽时,提高了资源的利用率。
  • 乘加器
  • [发明专利]一种基于忆阻的模拟电路-CN202010758045.0在审
  • 段杰斌;李琛;王鹏飞 - 上海集成电路研发中心有限公司
  • 2020-07-31 - 2020-11-17 - H03M1/12
  • 一种基于忆阻的模拟电路,包括N个具有K个输入端的列忆阻模拟单元,列忆阻模拟单元包括一列忆阻模块、一电流发生和一电流模数转换;列忆阻模块接收K个输入端输入的K个电压值,并进行模拟运算;电流发生的输入端与列忆阻模块输出端相连,用于输出模拟运算的电流;电流模数转换器用于将电流发生的输出电流转换为数字信号,电流模数转换的输入端与电流发生的输出端相连;电流模数转换的输出端为列忆阻模拟单元的输出端。因此,本发明的电路架构更简单、电路开销低,其无需将电流转为电压后再进行模数转换,且电流可直接转为数字信号,降低了电路复杂度和电路功耗。
  • 一种基于忆阻器模拟乘加器电路
  • [发明专利]一种二维卷积脉动阵列结构及实现方法-CN201811474632.6有效
  • 方兴;董刚;赵雅倩;刘栩辰;杨宏斌 - 郑州云海信息技术有限公司
  • 2018-12-04 - 2022-04-22 - G06N3/04
  • 本发明公开了一种二维卷积脉动阵列结构及实现方法,包括:多个单元;第一输入信号经第一寄存之后作为的第一乘数输入,第二输入信号依次经第一移位寄存、第二寄存之后作为的第二乘数输入,第三输入信号经第三寄存之后作为的被乘数输入;多个单元之间通过第二移位寄存进行组合,形成二维卷积脉动阵列;横向相邻的单元之间,前一个单元中的第三寄存的输出端与后一个单元中的第三寄存的输入端相连;纵向相邻的单元之间,上一个单元中的加法输出端与下一个中的加法输入端相连。
  • 一种二维卷积脉动阵列结构实现方法
  • [发明专利]一种算术逻辑单元、浮点数处理方法、GPU芯片、电子设备-CN202210376801.2有效
  • 梁洪崑 - 北京象帝先计算技术有限公司
  • 2022-04-12 - 2022-07-19 - G06F7/575
  • 本公开提供了一种算术逻辑单元,包括特定以及浮点数控制电路;所述特定是对单精度浮点数改造得到的;所述浮点数控制电路,用于接收待加计算的三个双精度浮点数,所述三个双精度浮点数中包括两个乘数以及一个加数,针对所述两个乘数的尾数确定特定的计算对象,将计算对象输入至所述特定;特定,用于对输入的计算对象进行乘法计算,将计算结果返回至所述浮点数控制电路;浮点数控制电路,用于接收特定的计算结果,根据所述计算结果得到所述两个乘数的乘积结果;将所述乘积结果与所述加数进行相加,得到所述三个双精度浮点数的结果,所述结果为双精度浮点数。
  • 一种算术逻辑单元浮点处理方法gpu芯片电子设备
  • [发明专利]用于SM2的快速安全硬件乘法器及其应用-CN202010945337.5在审
  • 谷大武;王腾飞;陆海宁;张海峰 - 上海交通大学;北京智芯微电子科技有限公司
  • 2020-09-10 - 2020-12-18 - G06F7/72
  • 一种用于SM2的快速安全硬件乘法器及其应用,包括:模块、模控制、用于存放计算中间结果的寄存堆和减法器,其中:模块包含两个独立的,每个对64位操作数执行(c,z)=a+xy+b的运算,模控制分别与模块和寄存堆相连并按时钟周期发送执行指令,模块输出计算中间结果至寄存堆,寄存堆的输出端分别与模块的输入端以及减法器的输入端相连以实现循环计算和结果输出,减法器的输出端与寄存堆的输出端与对外接口相连以输出最终结果本发明能够大幅度缩短Montgomery模运算延时的同时,针对算法中存在的侧信道攻击漏洞采取了有效的防护手段,使其在快速执行SM2底层运算的同时不会泄露隐私数据,具有快速、安全的特点。
  • 用于sm2快速安全硬件乘法器及其应用

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top