“三维存储单元阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6433181个，建议您升级VIP下载更多相关专利

[发明专利]通过有源层挖掘工艺而具有隔离的周边接触部的三维存储器器件-CN201680047973.8有效
发明人： S·S·S·维古纳塔;G·达马尔拉;J·周 -专利权人：英特尔公司
申请日： 2016-07-26 - 公布日： 2023-01-10 - 主分类号： H10B43/27 文献下载
摘要：描述了一种具有阵列区域和周边区域的三维存储器器件。所述阵列区域具有存储单元的三维堆叠体。所述周边区域具有从所述存储单元的三维堆叠体上方延伸到所述存储单元的三维堆叠体下方的接触部。所述周边区域大体上没有所述存储单元的三维堆叠体的导电和/或半导电层。
通过有源挖掘工艺具有隔离周边接触三维存储器器件

[发明专利]一种三维存储器阵列结构及其制造方法-CN201110298260.8有效
发明人：潘立阳;袁方 -专利权人：清华大学
申请日： 2011-09-29 - 公布日： 2012-01-04 - 主分类号： H01L27/24 文献下载
摘要：本发明提供一种三维存储器阵列结构及其制造方法，该三维存储器阵列由基于相互串联的栅控PNPN垂直选择管和阻变或相变单元的存储单元在三维空间衍生形成。通过具有高开关电流比的存储单元，有效改善存储阵列操作时的相邻单元之间的串扰和漏电问题，并且简化存储单元结构，实现多层堆叠，提高存储密度。
一种三维存储器阵列结构及其制造方法

[发明专利]三维存储器件及其制造方法、以及三维存储器-CN202110330026.2有效
发明人：胡思平 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-27 - 公布日： 2023-06-02 - 主分类号： H10B43/20 文献下载
摘要：本发明提供一种三维存储器件及其制造方法、以及三维存储器。三维存储器件包括第一存储单元和依次堆叠于第一存储单元上的至少一个第二存储单元。每一存储单元包括第一组触点及堆叠设置且相互电连接的存储阵列器件和CMOS器件，第一组触点设于存储阵列器件背离CMOS器件的一侧并与CMOS器件电连接。第二存储单元还包括设于CMOS器件背离存储阵列器件的一侧并与CMOS器件电连接的第二组触点。第一存储单元的存储阵列器件与相邻的第二存储单元的CMOS器件接合，且第一存储单元的第一组触点与相邻的第二存储单元的第二组触点对应电连接。通过将至少两个存储单元堆叠设置，使得所述三维存储器件存储密度高，而且能提高空间利用率。
三维存储器件及其制造方法以及存储器

[发明专利]三维集成芯片以及三维集成芯片的测试方法、上电方法-CN202210172807.8在审
发明人：李乾男;张衍芳 -专利权人：西安紫光国芯半导体有限公司
申请日： 2022-02-24 - 公布日： 2022-06-07 - 主分类号： G06F30/327 文献下载
摘要：本发明提供一种三维集成芯片以及三维集成芯片的测试方法、上电方法。其中，三维集成芯片包括：逻辑单元；至少一个存储单元，所述至少一个存储单元与所述逻辑单元层叠键合设置；所述三维集成芯片中配置有存储阵列以及存储阵列的功能电路，所述存储阵列设置于所述存储单元，所述功能电路设置于所述逻辑单元具体的，本申请将原本设置于存储单元中的功能电路设置于逻辑单元中，使得多个存储单元共用逻辑单元中的功能电路，一方面扩大了存储单元的存储面积，另一方面能够保证多个存储单元独立工作时相互之间的一致性，提高工作的可靠性
三维集成芯片以及测试方法

[发明专利]三维存储器读出电路及其字线与位线电压配置方法-CN201710102254.8有效
发明人：雷宇;陈后鹏;李喜;王倩;李晓云;张琪;宋志棠 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2017-02-24 - 公布日： 2020-08-28 - 主分类号： G11C7/12 文献下载
摘要：本发明提供一种三维存储器读出电路及其字线与位线电压配置方法，包括：在对三维存储单元阵列进行读操作时，通过配置模块将所述三维存储单元阵列中的所有位线置为读不选择位线电压，将所述三维存储单元阵列中的所有字线置为读不选择字线电压；待脉冲信号到来后，将要读取的存储单元所在的位线置为读取电压Vread，将要读取的存储单元所在的字线置为0V；其中，所述读不选择位线电压介于Vread/2与Vread之间；所述读不选择字线电压介于Vread本发明降低了位线上半选通单元两端的电压，三维存储器芯片在读操作时功耗变低、速度变快、无全阵列漏电、选中字线上未被选中的存储单元保持半选通。
三维存储器读出电路及其电压配置方法

[发明专利]存储器结构-CN201510543177.0有效
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2015-08-31 - 公布日： 2019-05-14 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一种存储器结构。此种存储器结构包括N个阵列区及分别耦接至该N个阵列区的N个页缓冲区。N为等于或大于2的整数。该N个阵列区分别包括由多个存储单元构成的一个三维阵列。存储单元具有在三维阵列的一水平存储单元平面上的二相邻存储单元之间的一横向距离d。该N个阵列区分别还包括多条导线。导线设置在三维阵列之上，并耦接至三维阵列。导线具有一节距p，且p/d＝1/5～1/2。该N个阵列区及该N个页缓冲区配置在沿着导线的一延伸方向的一条线上。
存储器结构

[发明专利]三维堆叠存储芯片及其控制方法、电子设备-CN202210613680.9在审
发明人：白亮 -专利权人：西安紫光国芯半导体有限公司
申请日： 2022-05-31 - 公布日： 2022-09-06 - 主分类号： G11C29/44 文献下载
摘要：本申请提供一种三维堆叠存储芯片及其控制方法、电子设备。该三维堆叠存储芯片包括堆叠互连的多个存储晶粒，每个存储晶粒分别包括：存储阵列及冗余存储阵列；其中，存储阵列包括多个存储单元以用于存储数据；冗余存储阵列包括多个冗余存储单元以替换存储阵列中的失效存储单元；其中，堆叠互连的多个存储晶粒中的其中一存储晶粒中的冗余存储单元用于替换另一存储晶粒或自身存储晶粒中的失效存储单元。该方案大大提高了三维堆叠存储芯片的良品率，降低了产品的报废率及成本。
三维堆叠存储芯片及其控制方法电子设备

[发明专利]三维半导体器件及其制造方法-CN201810918723.8在审
发明人：朴镇泽;金森宏治;朴泳雨;李载悳 -专利权人：三星电子株式会社
申请日： 2014-01-10 - 公布日： 2019-01-11 - 主分类号： G11C5/02 文献下载
摘要：根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。
存储单元阵列三维半导体器件邻近顶侧解码器页面缓冲器字线解码器串选择线存储单元发明构思三维制造

[发明专利]三维半导体器件及其制造方法-CN201410012777.X有效
发明人：朴镇泽;金森宏治;朴泳雨;李载悳 -专利权人：三星电子株式会社
申请日： 2014-01-10 - 公布日： 2018-09-14 - 主分类号： G11C7/18 文献下载
摘要：根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。
存储单元阵列三维半导体器件邻近顶侧解码器页面缓冲器字线解码器串选择线存储单元发明构思三维制造

[发明专利]形成三维非易失存储单元阵列的方法-CN201210043222.2有效
发明人：陈士弘;吕函庭;施彦豪 -专利权人：旺宏电子股份有限公司
申请日： 2012-02-24 - 公布日： 2013-09-11 - 主分类号： H01L21/8247 文献下载
摘要：本发明公开了一种形成三维非易失存储单元阵列的方法，以及具有该三维非易失存储单元阵列的集成电路。一种具有嵌镶字线的三维非易失存储单元阵列，例如是硅的导线形成于非易失存储结构叠层之上，字线沟道用来分隔相邻的硅线，这些由字线沟道分隔的硅线被氧化，形成绝缘表面于此字线沟道中，字线然后于字线沟道中形成。
形成三维非易失存储单元阵列方法

[发明专利]一种三维存储器及其读取方法和读取电路-CN201710772578.2有效
发明人：刘红涛;靳磊;姜丹丹;邹兴奇;张瑜;张城绪;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-31 - 公布日： 2019-06-04 - 主分类号： G11C16/34 文献下载
摘要：本发明公开了一种三维存储器及其读取方法和读取电路，所述三维存储器包括存储串阵列，所述存储串阵列包括多个存储串，且所述存储串包括串联的多个存储单元，在对三维存储器读取过程中，控制未选中存储串中的预设存储单元在输入验证电压后产生的耦合电势，与未选中存储串中其余存储单元在输入串导通电压后产生的耦合电势之间电势差在预设范围内，使得未选中存储串中的各区域电势较为均衡，改善电子由电势低的预设存储单元向相邻电势高的存储单元流动的情况，进而改善预设存储单元出现热载流子注入效应的情况，提高三维存储器的可靠性。
一种三维存储器及其读取方法电路

[发明专利]三维存储器及其制备方法、存储器系统-CN202210219876.X在审
发明人：陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2022-03-08 - 公布日： 2022-06-10 - 主分类号： H01L27/11524 文献下载
摘要：本申请的实施方式提供一种三维存储器及其制备方法、存储器系统。该三维存储器包括：衬底；外围电路，设置于衬底的一侧；存储单元阵列，设置于外围电路的远离衬底的一侧；以及公共半导体层，设置于存储单元阵列的远离外围电路的一侧；其中，存储单元阵列与外围电路和公共半导体层电连接
三维存储器及其制备方法系统

[发明专利]三维快闪存储器装置-CN202111009530.9在审
发明人：梁立言;叶腾豪 -专利权人：旺宏电子股份有限公司
申请日： 2021-08-31 - 公布日： 2023-02-28 - 主分类号： H10B43/27 文献下载
摘要：本申请提供一种三维快闪存储器装置，如三维与门快闪存储器(3D AND Flash memory)装置。所述三维快闪存储器装置包括基板、一导电层、三维快闪存储器阵列以及贯通阵列导电结构。所述基板包括存储单元区以及无源元件区。所述导电层形成于基板上，且所述导电层包括：设置于存储单元区的第一线路以及设置于无源元件区的无源元件的第二线路。所述三维快闪存储器阵列则形成于存储单元区的所述第一线路上。所述贯通阵列导电结构分别形成在设置于无源元件区的所述无源元件的所述第二线路上并连接所述第二线路的至少一端。
三维闪存装置

[发明专利]细胞阵列计算系统-CN201510456254.9有效
发明人：戴瑾;郭一民;王践识 -专利权人：上海磁宇信息科技有限公司
申请日： 2015-07-29 - 公布日： 2019-02-19 - 主分类号： G06N3/00 文献下载
摘要：一种细胞阵列计算系统，包括：主控CPU、细胞阵列、细胞阵列总线和存储单元阵列；细胞阵列是由一个以上二维细胞阵列叠合而成的三维细胞阵列，二维细胞阵列由一个以上兼具计算和存储功能的细胞组成，每个细胞包括微处理器和非易失随机存储器；至少一个二维细胞阵列与对应的一个或一个以上存储单元阵列叠合形成三维结构，每个存储单元阵列中的存储单元与相应二维细胞阵列中的细胞一一对应相连，以配合细胞共同存储软件的指令代码和需要永久保存的数据；主控CPU通过细胞阵列总线与细胞阵列中的每个细胞进行通信；细胞阵列中相邻细胞间有通信接口，能相互发送数据。本发明能克服现有计算机架构因CPU与内存、存储之间的通信瓶颈，提升系统整体性能。
细胞阵列计算系统

[发明专利]NAND阵列的操作方法及计算机可读取的非暂时性储存媒体-CN201410145612.X有效
发明人：张育铭;李永骏;卢星辰;李祥邦;王成渊;张原豪;郭大维 -专利权人：旺宏电子股份有限公司
申请日： 2014-04-11 - 公布日： 2017-11-17 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种NAND阵列的操作方法及计算机可读取的非暂时性储存媒体，是说明支持非易失性存储器的减少编程干扰的技术。一种三维/二维NAND阵列包括多个分页，其分为多个分页组。允许存取在三维NAND阵列的一擦除区块中的多个分页组的一第一分页组之内的存储单元，但使存取在三维/二维NAND阵列的擦除区块中的多个分页组的一第二分页组之内的存储单元的存取最少化。相同分页组中的分页在三维/二维NAND阵列中彼此不相邻。
nand 阵列操作方法计算机读取暂时性储存媒体

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条