[发明专利]高性能的推测性字符串/多重操作无效
| 申请号： | 99101301.8 | 申请日： | 1999-01-15 |
| 公开（公告）号： | CN1226699A | 公开（公告）日： | 1999-08-25 |
| 发明（设计）人： | D·S·雷;K·A·哈尔特;小A·J·范诺斯特罗;D·A·施罗特;B·D·威廉森 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F9/22 | 分类号： | G06F9/22 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王勇,王忠忠 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的一个方面涉及一种用于操作一个超标量处理器的方法,所述超标量处理器包括一个指令高速缓冲存储器,一个定序单元,一个写入/存储单元,一个高速缓冲存储器,一个体系寄存器文件以及一个重命名寄存器文件。在本发明的一个特定方案中,该方法包括步骤从指令高速缓冲存储器向可访问多个体系寄存器的定序单元传送一个指令;相应于所传送的指令而生成多个原始指令,其中每个原始指令可访问一个体系寄存器;以及顺序地发送原始指令以在数据高速缓冲存储器和重命名寄存器文件之间传送数据。 | ||
| 搜索关键词： | 性能 推测 字符串 多重 操作 | ||
【主权项】：
1．一种用于操作一个超标量处理器的方法，所述超标量处理器包括一个指令高速缓冲存储器，一个定序单元，一个写入/存储单元，一个高速缓冲存储器，一个体系寄存器文件以及一个重命名寄存器文件，其特征在于该方法包括：从指令高速缓冲存储器向可访问多个体系寄存器的定序单元传送一个指令；相应于所传送的指令而生成多个原始指令，其中每个原始指令可访问一个体系寄存器；顺序地发送原始指令以在数据高速缓冲存储器和重命名寄存器文件之间传送数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99101301.8/，转载请声明来源钻瓜专利网。
- 上一篇：缝纫机用的缝线控制装置
- 下一篇：断路器的同步闭合方法
