[发明专利]数据接口及使用数据接口的高速通信系统

摘要

本发明的数据接口及使用该接口的高速通信系统，在处理器间进行数据通信的数据接口具有按时钟信号将数据发送侧的写入侧处理器的数据写入的写入侧寄存器组、按后面的时钟将写入侧寄存器组中的数据传送并写入而且由数据接收侧的读出侧处理器读出数据的读出侧寄存器组13、根据所述写入侧处理器的地址信号与写入信号向所述写入侧寄存器组的寄存器有选择地写入的写入控制手段15、14-1～14-n、以及根据读出侧处理器的地址信号从所述读出侧寄存器组的寄存器有选择地读出的读出控制手段16、17构成，利用写入侧与读出侧的寄存器的双重缓存器结构，将地址信号与数据信号分别连接于写入侧与读出侧，各处理器能没有相互干扰地传送数据。

主权项

1.一种在处理器之间进行通信的数据接口，其特征在于，具备：写入侧寄存器组，按照时钟信号将发送数据一侧的写入侧处理器的数据写入到所述写入侧寄存器组，读出侧寄存器组，写入这些写入侧寄存器组的数据利用后来的时钟动作进行传送并写入到所述读出侧寄存器组，由接收数据一侧的读出侧处理器读出这些数据，根据所述写入侧处理器的地址信号和写入信号向所述写入寄存器组中的寄存器有选择地进行写入用的写入控制手段，以及根据读出侧处理器的地址信号对所述读出侧寄存器组中的寄存器有选择地进行读出用的读出控制手段。