[发明专利]多端口和交错的超高速缓冲存储器无效
| 申请号： | 97122689.X | 申请日： | 1997-11-13 |
| 公开（公告）号： | CN1131479C | 公开（公告）日： | 2003-12-17 |
| 发明（设计）人： | 戴维德·阿诺尔德·鲁克 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F12/00 | 分类号： | G06F12/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 杨国旭 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 一种高速的8端口、16端口或更多端口的超高速缓冲存储器，以及相关的有效地址生成方式。根据交错的双端口构件或双倍的单端口构件，该超高速缓冲存储器构形成在功能上等同于真正的8端口、16端口或更多端口的交错存取的超高速缓冲存储器。 | ||
| 搜索关键词： | 多端 交错 超高速 缓冲存储器 | ||
【主权项】：
1.一种存储多个数据单元的多端口和交错存取的高速缓冲存储器，该存储器包括：一个划分成第一逻辑部分和第二逻辑部分的存储器，每个逻辑部分存储多个数据单元，每个逻辑部分交错成M个区，M≥2；每个区包括：至少一个第一写/控制端口；以及至少一个第一读端口；每个区对每个端口对具有一个专用行地址总线，该端口对由一个写端口和一个读端口组成；M个区写入总线，每个由第一逻辑部分里的一个区上的一个写端口和第二逻辑部分的对应区上的一个写端口组成的端口对都连接到M个区写入总线中的一个上，从而同时写到对应区中的写端口；每个读端口独立于其它读端口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97122689.X/，转载请声明来源钻瓜专利网。
