[发明专利]高速可变长度码解码装置

摘要

可变长度码编码装置，用于解码序贯可变长度码字，包括第一桶形移位器，响应窗口控制信号产生第一窗口输出序列；第二桶形移位器，响应解码码字长产生第二窗口输出序列及码值；中继电路，用于使第二窗口输出序列锁存半个时钟周期并产生锁存第二窗口输出序列作为解码序列；第一查找表存储器，响应开始于解码输出序列第一位位置上的可变长度码字的前缀码产生解码码字长；第二查找表存储器，响应解码码字长及码值产生固定长度字；及累加单元，产生窗口控制信号。

主权项

1、一种可变长度码解码装置，用于以半时钟速率对由输入缓冲器供给的序贯可变长度码字进行解码，该缓冲器以固定长度段存储待解码的输入位流，该固定长度段具有等于可变长度码字的最长长度的两倍长度，所述装置包括：第一及第二锁存电路，用于存储输入缓冲器中输入位流的连续固定长度段；与第一及第二锁存电路相连接的第一桶形移位器，它具有第一输出窗口，用于自来自第一及第二锁存电路的连续固定长度段中的位产生第一窗口输出序列，第一窗口输出序列的位长等于可变长度码字的最长长度，及第一输出窗口直接响应窗口控制信号经过第一及第二锁存电路的位被移位；与第一桶形移位器相连接的第二桶形移位器，它具有第二输出窗口，用于自包含在第一窗口输出序列及施加给它的在先解码输出序列中的位产生第二窗口输出序列，并由第二窗口输出序列中的第一位产生高阶M位作为码值，第二窗口输出序列的位长等于可变长度码字的最长长度，所述第二输出窗口直接响应码字长被移位，及M是小于可变长度码字最长长度的一个整数；中继装置，用于使第二窗口输出序列锁存半个时钟周期并产生锁存的第二窗口输出序列作为解码输出序列；与中继装置相连接的第一存储器，用于响应一个前缀码产生码字长，该前缀码由开始于解码输出序列第一位置上的可变长度码字的高阶P位组成，P的最大值是一个小于可变长度码字最长长度的整数；与第一存储器及第二桶形移位器相连接的第二存储器，用于响应码字长及码值产生固定长度字；及累加装置，用于将该码字长加到在先累加的码字长上以便产生指示被加及被累加码字长的窗口控制信号，当累加的码字长大于可变长度码字最长长度的两倍时，所述累加装置产生一个读信号以抽取存储在输入缓冲器中的下一固定长度段，该下一个固定长度段被存储到第一锁存电路中，而预先存储在第一位存储器中的固定长度段被转移到第二锁存电路。