[其他]微处理机系统的存储管理无效
| 申请号： | 85106711 | 申请日： | 1985-09-06 |
| 公开（公告）号： | CN85106711A | 公开（公告）日： | 1987-02-04 |
| 发明（设计）人： | 约翰·H·克劳福德;保罗·S·里斯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 中国专利代理有限公司 | 代理人： | 匡少波 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 作为一地址翻译单元的微处理机体系结构，它提供高速缓冲存储器的二级，它将在本发明中得到说明。各段式调度寄存器和在主存储器中的一关联的段式调度表，它提供存储管理的一第一级它包括用于保护、优先等的各属性位。一第二页高速缓冲存储器它包括如主存储器中的一关联的页指南和页表，它提供在页级上具有独立保护的管理的一第二级。 | ||
| 搜索关键词： | 微处理机 系统 存储 管理 | ||
【主权项】：
1、一微处理机系统中包括一微处理机和一数据存储器，此处微处理机有一段式调度装置用作翻译-虚拟存储地址到一第二存储地址和用作控制根据属性的数据，一改进(improvement)包含。与所说微处理机成整体的一页高速缓冲存储器用作接收所说第二存储地址的一第一字段和用作将它与所说页高速缓冲存储器的内容进行比较来在某些条件下提供一第二字段，所说数据存储器包括用于页映射数据的存储器，所说第二存储地址的第一字段是联接到所说数据存储器当所说页高速缓冲存储器的所说某些条件不满足时从所说页数据选择一第三字段，所说微处理机系统包括一线路用作使所说第二和第三字段之一与来自所说第一地址的一偏移字段结合来提供用于所说数据存储器的一实际地址，因此所说数据存储器的实际可寻址能力(addressibility)是改进的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/85106711/，转载请声明来源钻瓜专利网。
