[发明专利]一种测试电路及降低扫描测试中捕获阶段功耗的方法有效

专利信息
申请号: 202310508664.8 申请日: 2023-05-08
公开(公告)号: CN116224045B 公开(公告)日: 2023-08-15
发明(设计)人: 刘家正 申请(专利权)人: 上海励驰半导体有限公司
主分类号: G01R31/28 分类号: G01R31/28;G01R31/3185
代理公司: 北京德崇智捷知识产权代理有限公司 11467 代理人: 王金双
地址: 201203 上海*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种测试电路及降低扫描测试中捕获阶段功耗的方法,其中测试电路应用于功能模块,该电路包括:至少两个内部复位模块,用于一一对应地对功能模块内部的至少两个节点进行复位控制;至少两个保持寄存器,被配置为在扫描数据移入阶段输入并锁存测试向量,在捕获阶段输出锁存的测试向量,其输入第一扫描测试使能信号、功能逻辑模块的输出信号和测试向量;第一或门,其输入第二扫描测试使能信号和控制寄存器的输出信号;至少两个第二或门,其输入对应的保持寄存器的输出信号和第一或门的输出信号,其输出端连接对应的内部复位模块。由此,在DFT scan的捕获阶段,能够实现功能模块内部的部分节点处于复位状态,有效降低了捕获阶段功耗。
搜索关键词: 一种 测试 电路 降低 扫描 捕获 阶段 功耗 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海励驰半导体有限公司,未经上海励驰半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202310508664.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top