[发明专利]一种基于FPGA的高性能FIR滤波器计算电路结构在审
| 申请号： | 202310238299.3 | 申请日： | 2023-03-14 |
| 公开（公告）号： | CN116366030A | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 李辉;刘虹雨 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03H17/02 | 分类号： | H03H17/02;H03H17/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的高性能FIR滤波器计算电路结构。本发明结合了GPC(3，3)结构和基于LUT结构进行分组的DA算法两种方法，充分利用了FPGA芯片上的进位链结构和LUT的结构特征，且采用了自底向上的程序构造方式，运用原语进行编写。本发明能减少FIR滤波器的硬件资源使用量。 | ||
| 搜索关键词： | 一种 基于 fpga 性能 fir 滤波器 计算 电路 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310238299.3/，转载请声明来源钻瓜专利网。
