[发明专利]一种基于MaPU架构的快速并行卷积编译码方法、系统、设备及介质

摘要

一种基于MaPU架构的快速并行卷积编码器和维特比译码器，包括以下步骤：步骤1，根据卷积编码生成多项式计算三张表，分别为conv_table1，conv_table2，state_trans_table；步骤2，对长为L的待编码二进制比特序列bit_seq进行映射，求出用于查找卷积结果表的索引，利用步骤1生成的conv_table1，conv_table2进行卷积编码，生成长为2×L的待译码序列R；步骤3，利用步骤1生成的state_trans_table对长为2×L的待译码序列R进行维特比译码；系统、设备及介质，用于实现基于MaPU架构的快速并行卷积编译码方法；本发明采用并行卷积编码以及对应的并行维特比译码方案，解决了硬件卷积处理效率慢，占用资源大等问题，该方法具有编译码处理并行度高，硬件资源开销小，代码通用性强的特点。