[发明专利]一种应用于ZOOM ADC中的低功耗缩放数字逻辑电路在审
| 申请号： | 202211045932.9 | 申请日： | 2022-08-30 |
| 公开（公告）号： | CN115390786A | 公开（公告）日： | 2022-11-25 |
| 发明（设计）人： | 苑梦;郭春炳;郑基炜;简明朝;张春华;马添福;符业聪;孙博 | 申请（专利权）人： | 广东工业大学 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50;H03K19/00;H03K19/094;H03M1/12 |
| 代理公司： | 佛山市君创知识产权代理事务所(普通合伙) 44675 | 代理人： | 张燕玲 |
| 地址： | 510000 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种应用于ZOOM ADC中的N位低功耗缩放数字逻辑电路，包括：缩放数字逻辑电路包括一个反相器和N个全加器Full_adder0、Full_adder1、Full_adder2…Full_adderN‑2、Full_adderN‑1，反相器包括PMOS晶体管PM0和NMOS晶体管NM0；全加器模块包括一个进位输入端口CI，两个数据输入端口A、B，一个输出端口S，一个进位输出端口CO，电源电压VDD，接地电压VSS；N位全加器的数据输入端A构成一个加数AN‑1:0，N位全加器的数据输入端B构成第二个加数BN‑1:0，AN‑1:0用于接收输入信号INN‑1:0；BN‑1:0用于设置加数；1个控制端口C，用于选通电路工作模式，N个全加器的输出端输出N位二进制数字码OUTN‑1:0；电源电压VDD，接地电压VSS。本发明公开的应用于ZOOM ADC中的N位低功耗缩放数字逻辑电路；达到了用简单的电路结构，达到降低功耗、减小版图面积、提高瞬态响应速度的目的。 | ||
| 搜索关键词： | 一种 应用于 zoom adc 中的 功耗 缩放 数字 逻辑电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东工业大学，未经广东工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211045932.9/，转载请声明来源钻瓜专利网。
