[发明专利]SystemVerilog覆盖集生成方法及装置有效
| 申请号： | 202110424242.3 | 申请日： | 2021-04-20 |
| 公开（公告）号： | CN113158607B | 公开（公告）日： | 2023-09-29 |
| 发明（设计）人： | 朱琳琳;刘小波;杜世淼 | 申请（专利权）人： | 四川微巨芯科技有限公司 |
| 主分类号： | G06F30/367 | 分类号： | G06F30/367 |
| 代理公司： | 成都科海专利事务有限责任公司 51202 | 代理人： | 刘宁 |
| 地址： | 610000 四川省成都市中国（四川）自由*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种SystemVerilog覆盖集生成方法及装置，该方法包括：基于预设的按照预设规则在Excel文档中写入收集的功能测试点的相关信息；使用预设的脚本基于所述Excel文档生成覆盖集。本发明采用以上技术方案，验证工作者只需在Excel文件中以更友好的输入界面量化功能点，再由脚本(Perl)基于该文件自动生成覆盖集以提高效率。避免了手动书写覆盖集则工作量大且效率低下的问题。 | ||
| 搜索关键词： | systemverilog 覆盖 生成 方法 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川微巨芯科技有限公司，未经四川微巨芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110424242.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种破壁机集成电路
- 下一篇：一种麦冬密植满栽装置及其满栽方法
