[发明专利]一种基于SKETCH的时钟约束规范语言方法在审
申请号: | 201910744486.2 | 申请日: | 2019-08-13 |
公开(公告)号: | CN110502815A | 公开(公告)日: | 2019-11-26 |
发明(设计)人: | 陈铭松;胡铭;段文雪;曹鹗;邵明莉;张健宁 | 申请(专利权)人: | 华东师范大学 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 31215 上海蓝迪专利商标事务所(普通合伙) | 代理人: | 徐筱梅;张翔<国际申请>=<国际公布>= |
地址: | 200241 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于SKETCH的时钟约束规范语言方法,其特点是采用SKETCH综合工具,将不完整的CCSL规约和预期的系统时间行为通过编码生成SKETCH文件,自动生成补全的的CCSL规约,具体操作包括:Harness函数的编码生成、CCSL Expression操作符的编码、CCSL Expression时钟的编码,CCSL Relation操作符的编码,以及CCSL Relation时钟的编码。本发明与现有技术相比具有方法简单、易行,补全的CCSL规约较为完整、精确,为实时系统设计人员提供了有效的指导,极大地降低了嵌入式设计的成本。 | ||
搜索关键词: | 规约 编码生成 操作符 嵌入式设计 时间行为 实时系统 自动生成 综合工具 预期的 语言 | ||
【主权项】:
1.一种基于SKETCH的时钟约束规范语言方法,其特征在于采用SKETCH综合工具,将不完整的CCSL规约和预期的系统时间行为通过编码生成SKETCH文件,自动生成补全的CCSL规约,其具体过程包括以下步骤:/n(一)数据解析及封装/n对不完整的CCSL规约和预期的系统时间行为的xml文件进行解析,并封装成相应的数据结构,所述数据结构为CCSL语法中Expression约束和Relation约束的数据结构,其每一时间行为数据结构为一个Trace列表;/n(二)编码生成SKETCH文件/n对步骤(一)生成的数据结构采用SKETCH编码为一个C语言的验证函数,并根据SKETCH的语法规则,对包含不完整的Expression约束和Relation约束的验证函数进行SKETCH编码,生成SKETCH工具可识别的C-Like代码,根据SKETCH语法规则将系统时间行为编码成为在assert中验证函数的输入,将其封装为一个harness函数,并编码生成SKETCH文件;/n(三)生成完整的CCSL规约/n对步骤(二)编码生成的SKETCH文件,使用SKETCH自动综合,整合生成补全的的CCSL规约。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华东师范大学,未经华东师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910744486.2/,转载请声明来源钻瓜专利网。