[发明专利]降低PCB差分线插入损耗的方法有效
| 申请号： | 201910650315.3 | 申请日： | 2019-07-18 |
| 公开（公告）号： | CN110324962B | 公开（公告）日： | 2020-09-18 |
| 发明（设计）人： | 王国;陈丽琴;廉泽阳;李艳国 | 申请（专利权）人： | 广州兴森快捷电路科技有限公司;深圳市兴森快捷电路科技股份有限公司 |
| 主分类号： | H05K1/02 | 分类号： | H05K1/02;H05K3/42 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 米晶晶 |
| 地址： | 510663 广东省广州市广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种降低PCB差分线插入损耗的方法，包括如下步骤：在载体上加工出若干个接地孔及铺设于所述载体的其中一侧的线路层，其中，所述线路层包括差分线，所述接地孔沿着所述差分线依次间隔布置，所述载体的另一侧铺设有接地层，所述接地孔的内侧壁的导电层与所述接地层电性连接。上述的降低PCB差分线插入损耗的方法，由于在差分线的侧部间隔地布置有若干个接地孔，这样差分线上有电流流过时，形成磁场，导线间存在反射信号，接地孔能起到降低信号反射的作用；此外，通常信号线设计为差分线，差分线间距越小耦合效应越强，差分线侧部的接地孔会减缓耦合磁场的耦合效应，从而减小信号的插入损耗，使得信号传输平稳，波动小。 | ||
| 搜索关键词： | 降低 pcb 差分线 插入损耗 方法 | ||
【主权项】：
1.一种降低PCB差分线插入损耗的方法，其特征在于，包括如下步骤：在载体上加工出若干个接地孔及铺设于所述载体的其中一侧的线路层，其中，所述线路层包括差分线，所述接地孔沿着所述差分线依次间隔布置，所述载体的另一侧铺设有接地层，所述接地孔的内侧壁的导电层与所述接地层电性连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州兴森快捷电路科技有限公司;深圳市兴森快捷电路科技股份有限公司，未经广州兴森快捷电路科技有限公司;深圳市兴森快捷电路科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910650315.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种可互联开关电源
- 下一篇：导电浆料及其制备方法和用途
