[发明专利]抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法有效
| 申请号： | 201910543907.5 | 申请日： | 2019-06-21 |
| 公开（公告）号： | CN110311680B | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | 王思慧;韩雁;孙龙天;倪明;马孝宇;屠凡;孙恬静 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | H03M1/46 | 分类号： | H03M1/46;H03M1/10 |
| 代理公司： | 杭州求是专利事务所有限公司 33200 | 代理人： | 林松海 |
| 地址： | 310058 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种抗PVT涨落适应低Vref输入的SAR ADC电路及估算方法。SAR ADC电路包括：采样开关，对输入信号进行采样；CDAC电路，利用电容间电荷再分配完成二进制搜索算法；动态比较器，用于比较差分模拟输入信号的大小，输出二进制数字信号，完成量化；SAR逻辑，根据比较器的输出结果来控制信号切换电容阵列；转码输出电路，完成对冗余位进行转换并缓冲输出量化码。估算方法通过对差分信号波形的取差，得到某周期转换结束时刻的差分电压，从而能在短时间内估算ADC的有效位数。SAR ADC电路采样率80MS/s，能在全/半摆幅输入、全工艺角（tt、ss、ff、sf、fs）、正负10%电压、宽温度（‑40°~125°）范围下能达到有效位数大于10.2bit，动态杂散范围大于75dB，功耗小于2.5mW。 | ||
| 搜索关键词： | pvt 涨落 适应 vref 输入 sar adc 电路 估算 方法 | ||
【主权项】：
1.一种抗PVT涨落适应低Vref输入的SAR ADC电路，其特征在于，包括：采样开关，对输入信号进行采样；CDAC电路，利用电容间电荷再分配完成二进制搜索算法；动态比较器，用于比较差分模拟输入信号的大小，输出二进制数字信号，完成量化；SAR逻辑，根据比较器的输出结果来控制信号切换电容阵列；转码输出电路，完成对冗余位进行转换并缓冲输出量化码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910543907.5/，转载请声明来源钻瓜专利网。
