[发明专利]一种适用于高性能网络处理器芯片的时钟发生器

摘要

本发明涉及一种适用于高性能网络处理器的时钟发生器，是一种高性能网络处理器芯片中的一种启动时钟频率硬件可选，运行软件可调节、低代价、设计简单灵活、具备提供定频和变频时钟频率的时钟发生器。包括两大部分，变频时钟产生模块101和定频时钟产生模块201。本发明的时钟发生器频率实时可选可配，支持芯片运行过程中的升频和降频，可由软件实时配参，同时能够提供固定的网络接口参考时钟频率；定频时钟模块和变频时钟模块共享外部BOOTMODE启动端口，在保证对外部晶振低频时钟更好兼容性的同时，最大降低硬件代价。本发明具有原理简单、硬件代价低、时钟产生灵活、频率实时可选可配的特点，能够支持最前沿网络应用中各类高性能网络处理器芯片的全芯片时钟产生。

主权项

1.一种适用于高性能网络处理器芯片的时钟发生器，包括两大部分，变频时钟产生模块101和定频时钟产生模块201，还包含： BOOT端口启动模块000，其特征在于：所述变频时钟产生模块包括：外部晶体振荡器、基本时钟产生锁相环模块001、端口配置控制模块102、变频参数配置模块103、时钟切换单元002、时钟分频单元104；所述定频时钟产生模块包括：外部晶体振荡器、基本时钟产生锁相环模块001、端口配置控制模块202、时钟切换单元002、时钟分频单元201、时钟分频单元203；所述外部晶体振荡器用于为网络处理器芯片所需的可变频系统时钟和定频参考时钟的提供低频信号；所述基本时钟产生锁相环模块001将低频晶振时钟信号倍频到网络处理器所需的高频时钟；所述BOOT端口启动模块000支持芯片的端口启动配置，在上电芯片引脚复位上升沿锁定BOOTMODE配置信息，根据配置启动变频时钟产生模块和定频时钟产生模块，在完成基本时钟产生锁相环模块的LOCK后，通知芯片复位模块；所述端口配置控制模块102和202，复用芯片引脚，实现芯片BOOT启动时时钟频率的灵活配置，根据锁定的BOOTMODE配置信息来配置基本时钟产生锁相环模块001的控制寄存器；所述变频参数配置模块103实现在芯片运行过程中，下发基本时钟产生锁相环模块001配置信息，并控制实现时钟频率的改变；所述时钟切换单元002实现外部晶体振荡器的低频时钟与基本时钟产生锁相环模块001倍频产生的高频时钟间的频率切换；所述时钟分频单元104和203根据芯片系统时钟与接口参考时钟的频率，将高频时钟分频到相应频率；所述时钟发生器的配置流程为：高性能网络处理器芯片上电之前，通过拨码开关配置BOOTMODE，芯片上电之后，根据BOOTMODE产生相应的稳定时钟，芯片启动之后，通过配置来改变芯片的工作频率，配置序列如下：1) 将基本时钟产生锁相环模块001中的BYPASS控制模式位置位，等待外部晶振若干个时钟周期，保证基本时钟产生锁相环模块001切换到BYPASS模式；2) 关断基本时钟产生锁相环模块001；3) 设置时基本时钟产生锁相环模块001的输入控制信号，包括倍频及分频参数；4) 至少等待1us后将基本时钟产生锁相环模块001打开；5) 查询基本时钟产生锁相环模块001是否LOCK，如果是，执行步骤6，否则继续等待；6) 将基本时钟产生锁相环模块001配置成非BYPASS模式，即将系统时钟切换到PLL模式。