[发明专利]模数转换器误差整形电路和逐次逼近型模数转换器

摘要

本发明公开一种模数转换器误差整形电路和逐次逼近型模数转换器，其中，模数转换器误差整形电路包括分散式电容阵列、数据加权平均模块、失配误差整形模块、控制逻辑产生电路、数字滤波器和抽取器，分散式电容阵列包括两个对称设置的电容阵列单元，每一电容阵列单元包括高段位的第一子电容阵列和低段位的第二子电容阵列，数据加权平均模块消除第一子电容阵列与输入信号的关联，失配误差整形模块消除第二子电容阵列与输入信号的关联，从而实现不增加电容阵列的面积的前提下，减小电容阵列的误差，提高DAC电容阵列的线性度，解决电容阵列对于高精度SAR ADC的限制。

主权项

1.一种模数转换器误差整形电路，其特征在于，包括分散式电容阵列、数据加权平均模块、失配误差整形模块、控制逻辑产生电路、数字滤波器和抽取器；所述分散式电容阵列包括两个对称设置的电容阵列单元，每一电容阵列单元包括高段位的第一子电容阵列和低段位的第二子电容阵列；所述第一子电容阵列包括多个依次并联的第一电容单元以及多个第一开关，每一所述第一电容单元经一所述第一开关分别与所述数据加权平均模块和所述失配误差整形模块连接，多个所述第一电容单元的电容量均相等；所述第二子电容阵列包括多个第二电容单元以及多个第二开关，多个第二电容单元按电容量以二进制加权方式由低位到高位依次设置，每一所述第二电容单元经一所述第二开关与所述失配误差整形模块连接；所述控制逻辑产生电路的信号端分别与所述数据加权平均模块的信号输入端和所述失配误差整形模块的信号输入端连接，所述控制逻辑产生电路用于分别输出高位二进制码至所述数据加权平均模块，以及输出低位二进制码至所述失配误差整形模块；所述失配误差整形模块，用于控制所述分散式电容阵列过采样转换，并在每一次转换结束后，控制所述第一电容单元的下极板和所述第二电容单元的下极板依次交替复位，其中第一电容单元的复位发生在采样前，第二电容单元的复位发生在采样后，以使采样信号减去上一次转换中由第二电容单元引入的误差；所述数据加权平均模块，用于将所述高位二进制码转换为温度码编码以适配所述第一子电容阵列，且记录参与当前转换时的最后一个编码为X的第一电容单元，以及在下一次转换开始时，将编码为X+1的第一电容单元作为转换起始的电容单元开始转换；所述数字滤波器和抽取器，用于将模数转换器转换后的信号取多次平均后输出。