[发明专利]一种逻辑电路的优化方法及优化装置有效
| 申请号： | 201910330187.4 | 申请日： | 2019-04-23 |
| 公开（公告）号： | CN110059421B | 公开（公告）日： | 2020-12-08 |
| 发明（设计）人： | 胡平科;余建德 | 申请（专利权）人： | 上海安路信息科技有限公司 |
| 主分类号： | G06F30/327 | 分类号： | G06F30/327;G06F30/337 |
| 代理公司： | 上海一平知识产权代理有限公司 31266 | 代理人： | 须一平;成春荣 |
| 地址： | 200080 上海市虹口区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种逻辑电路的优化方法及优化装置，该方法包括：识别逻辑电路中的至少一个三态缓存器；判断所述三态缓存器至所述逻辑电路输出端口之间所有的逻辑单元是否可优化；若可优化，收集并复制所述所有的逻辑单元；创建端口三态缓存器，其输出连接所述输出端口；重构收集的所述所有的逻辑单元，将其输出连接所述端口三态缓存器的数据信号；重构复制的所述所有的逻辑单元，将其输出连接所述端口三态缓存器的控制信号。 | ||
| 搜索关键词： | 一种 逻辑电路 优化 方法 装置 | ||
【主权项】：
1.一种逻辑电路的优化方法，其特征在于，包括：识别逻辑电路中的至少一个三态缓存器；判断所述三态缓存器至所述逻辑电路输出端口之间所有的逻辑单元是否可优化；若可优化，收集并复制所述所有的逻辑单元；创建端口三态缓存器，其输出连接所述输出端口；重构收集的所述所有的逻辑单元，将其输出连接所述端口三态缓存器的数据信号；重构复制的所述所有的逻辑单元，将其输出连接所述端口三态缓存器的控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海安路信息科技有限公司，未经上海安路信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910330187.4/，转载请声明来源钻瓜专利网。
