[发明专利]一种以太网电口时钟同步方法、系统和装置

摘要

本发明涉及网络通信领域，特别是涉及一种以太网电口时钟同步方法、系统和装置。其中以太网电口时钟同步方法，包括以下步骤：系统接收数据时，本侧PHY和FPGA恢复出接收到的数据包中的时钟信号，并将数据包转换为包含恢复校准后的时钟信号的SGMII数据，发送给系统；系统发送数据时，系统的MAC发出的包含时钟信号的SGMII数据，经本侧FPGA和PHY逐级恢复并传输，转换为包含时钟信号的数据包，传送至线路侧。本发明通过在电口模块中集成FPGA，利用FPGA的时钟恢复和数据传输功能，使用FPGA对SGMII数据中的时钟信号进行提取、恢复、传递，使同步时钟信号能够随数据包在进行通信的多个系统间传递并恢复，在不改变电口模块原有外部接口和通信协议的基础上，达到电口时钟同步的目的。

主权项

1.一种以太网电口时钟同步方法，其特征在于，包括以下步骤：在第一系统处于数据接收时，所述第一PHY接收线路侧发出的第一数据包，并恢复出所述第一数据包中的第一时钟信号；所述第一PHY根据自身设定的时钟信号，将所述第一数据包内容转换为第一SGMII数据；所述第一PHY将所述第一SGMII数据和第一时钟信号传输给第一FPGA，所述第一FPGA根据所述第一时钟信号校准第一SGMII数据的时钟后，将校准后的第一SGMII数据转发给第一系统的MAC；在第一系统处于数据发送时，第一系统的MAC发出的第二SGMII数据进入第一FPGA，所述第一FPGA恢复出所述第二SGMII数据中的第二时钟信号，所述第二时钟信号输入至位于与所述第一FPGA相连的第一PHY，以便所述第一PHY将所述第二时钟信号更新为自身的时钟信号，所述第一PHY根据更新后的时钟信号，将第二SGMII数据转换为线路侧传输的第二数据包。