[实用新型]一种用于X86验证平台的时钟系统有效
| 申请号： | 201820044974.3 | 申请日： | 2018-01-11 |
| 公开（公告）号： | CN207833382U | 公开（公告）日： | 2018-09-07 |
| 发明（设计）人： | 周亮 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 高经 |
| 地址： | 450000 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型属于验证平台技术领域，具体地说是一种用于X86验证平台的时钟系统。该实用新型的用于X86验证平台的时钟系统由全局时钟发生模块和若干FPGA验证平台构成，所述每个FPGA验证平台由时钟扩展模块、可编辑逻辑器件、若干CPU和若干FPGA构成，时钟扩展模块与若干CPU、若干FPGA分别连接，可编辑逻辑器件与时钟扩展模块、若干FPGA分别连接，其中全局时钟发生模块与每个FPGA验证平台的时钟扩展模块分别连接。本实用新型的用于X86验证平台的时钟系统设计简单合理，灵活性高，可满足验证时FPGA所需的大部分时钟需求，具有良好的推广应用价值。 | ||
| 搜索关键词： | 验证平台 时钟扩展模块 时钟系统 可编辑逻辑器件 本实用新型 发生模块 全局时钟 时钟需求 验证 | ||
【主权项】：
1.一种用于X86验证平台的时钟系统，其特征在于：由全局时钟发生模块和若干FPGA验证平台构成，每个所述FPGA验证平台由时钟扩展模块、可编程逻辑器件、若干CPU和若干FPGA构成，时钟扩展模块与若干CPU、若干FPGA分别连接，可编程逻辑器件与时钟扩展模块、若干FPGA分别连接，其中全局时钟发生模块与每个FPGA验证平台的时钟扩展模块分别连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820044974.3/，转载请声明来源钻瓜专利网。
