[发明专利]采用堆栈结构的抗辐照D锁存器

摘要

采用堆栈结构的抗辐照D锁存器，属于集成电路可靠性中的抗核加固领域。解决传统抗辐照D锁存器所需硬件多、功耗高、延迟时间长以及虽然可实现抗双节点翻转，但存在抗双节点翻转能力差，甚至无法实现对双节点翻转的容错问题。本发明包括NMOS晶体管N1至N16和PMOS晶体管P1至P14，所用器件少，体积小，结构简单，从而降低整个锁存器的功耗及拥有较低的硬件开销。锁存器输入端的信号只通过一个传输门就可以传输到输出端口，数据传输时间短，还能够实现对任意单节点和双节点翻转的容错，从而实现抗单节点和双节点翻转的容错保护。本发明可以为高辐射环境(如航天航空以及地面核电站等)中集成电路芯片的应用提供保护。

主权项

1.采用堆栈结构的抗辐照D锁存器，其特征在于，包括NMOS晶体管N1至N16和PMOS晶体管P1至P14；晶体管N14的漏极、晶体管P12的源极、晶体管P14的源极和晶体管N16的漏极连接后，作为锁存器的数据数据输入端D；晶体管N15的漏极和晶体管P13的源极连接后，作为锁存器的数据数据输入端DN；锁存器的两个数据输入端接收的信号相反；晶体管P12至P14的栅极和晶体管N11的栅极连接后，作为锁存器的一个时钟信号CLK的输入端；晶体管N14至N16的栅极和晶体管P11的栅极连接后，作为锁存器的另一个时钟信号CLKN的输入端；锁存器的两个时钟信号输入端接收的信号相反；晶体管P14的漏极、晶体管N16的源极、晶体管P11的漏极和晶体管N11的漏极连接后，作为锁存器的输出端Q；晶体管N15的源极、晶体管N4的源极、晶体管N2的漏极、晶体管P7的栅极、晶体管N1的栅极、晶体管N6的栅极、晶体管P10的栅极和晶体管N12的栅极连接后，作为节点A；晶体管N14的源极、晶体管N5的栅极、晶体管N3的源极、晶体管N1的漏极、晶体管P8的栅极和晶体管N2的栅极连接后，作为节点B；晶体管P12的漏极、晶体管N7的栅极、晶体管P1的漏极、晶体管P3的源极、晶体管P2的栅极、晶体管P4的栅极、晶体管N3的栅极和晶体管P8的源极连接后，作为节点C；晶体管P13的漏极、晶体管P2的漏极、晶体管P7的源极、晶体管P4的源极、晶体管P3的栅极、晶体管P1的栅极、晶体管N4的栅极、晶体管N9的栅极、晶体管P9的栅极和晶体管N13的栅极连接后，作为节点F；晶体管P5的栅极、晶体管N8的栅极、晶体管P6的漏极和晶体管N6的漏极连接后，作为节点G；晶体管P5的漏极、晶体管N5的漏极、晶体管N10的栅极和晶体管P6的栅极连接后，作为节点H；晶体管P1至P2的源极、晶体管P5至P6的源极和晶体管P9的源极均与供电电源连接，晶体管N1至N2的源极、晶体管N5至N6的源极、晶体管N8的源极、晶体管N10的源极和晶体管N13的源极均与电源地连接；晶体管P7的漏极与晶体管N7的漏极连接，晶体管N7的源极与晶体管N8的漏极连接，晶体管P3的漏极与晶体管N3的漏极连接，晶体管P4的漏极与晶体管N4的漏极连接，晶体管P8的漏极与晶体管N9的漏极连接，晶体管N9的源极与晶体管N10的漏极连接，晶体管P9的漏极与晶体管P10的源极连接，晶体管P10的漏极与晶体管P11的源极连接，晶体管N11的源极与晶体管N12的漏极连接，晶体管N12的源极与晶体管N13的漏极连接。