[发明专利]低冗余抗辐照D锁存器

摘要

低冗余抗辐照D锁存器，属于集成电路可靠性中的抗核加固领域。解决了传统的抗辐照D锁存器所需硬件多、功耗高、延迟时间长以及虽然可实现抗双节点翻转，但存在抗双节点翻转的能力差，甚至无法实现对双节点翻转的容错问题。本发明包括NMOS晶体管N1至N20和PMO晶体管P1至P20，所用器件少，体积小，结构简单，由于所用器件少，从而降低整个锁存器的功耗及拥有较低的硬件开销。锁存器输入端的信号只通过一个传输门就可以传输到输出端口，数据传输时间短，还能够实现对任意单节点和双节点翻转的容错，从而实现抗单节点和双节点翻转的容错保护。本发明可以为高辐射环境(如航天航空以及地面核电站等)中集成电路芯片的应用提供保护。

主权项

1.低冗余抗辐照D锁存器，其特征在于，包括NMOS晶体管N1至N20和PMOS晶体管P1至P20；晶体管N16的漏极和晶体管N17的漏极连接后，作为锁存器的一个数据输入端，该数据输入端用于接收信号D；晶体管N18的漏极和晶体管N19的漏极连接后，作为锁存器的另一个数据输入端，该数据输入端用于接收信号DN；锁存器的两个数据输入端接收的信号相反；晶体管N16至N20的栅极与晶体管P19的栅极同时连接后，作为锁存器的一个时钟信号输入端，该时钟信号输入端用于接收时钟信号CLK；晶体管P20的栅极与晶体管N15的栅极连接后，作为锁存器的另一个时钟信号输入端，该时钟信号输入端用于接收时钟信号CLKN；锁存器的两个时钟信号输入端接收的信号相反；晶体管P20的漏极、晶体管N20的源极、晶体管P19的漏极和晶体管N15的漏极连接后，作为锁存器的输出端，该输出端用于输出信号Q；晶体管N18的源极、晶体管N2的源极、晶体管N6的漏极、晶体管N5的栅极、晶体管P16的栅极、晶体管N10的栅极、晶体管P18的栅极和晶体管N13的栅极连接后，作为节点B；晶体管N19的源极、晶体管P8的栅极、晶体管N4的栅极、晶体管N8的源极、晶体管N12的漏极、晶体管N11的栅极、晶体管P17的栅极和晶体管N14的栅极连接后，作为节点BB；晶体管N16的源极、晶体管N1的源极、晶体管N5的漏极、晶体管N6的栅极、晶体管P13的栅极和晶体管N9的栅极连接后，作为节点A；晶体管N17的源极、晶体管P5的栅极、晶体管N3的栅极、晶体管N7的源极、晶体管N11的漏极和晶体管N12的栅极连接后，作为节点AA；晶体管P8的漏极、晶体管N4的漏极、晶体管P2的栅极、晶体管P3的栅极、晶体管P12的栅极和晶体管N7的栅极连接后，作为节点E；晶体管P4的栅极、晶体管N1的栅极、晶体管P16的漏极、晶体管N10的漏极、晶体管P10的栅极和晶体管P11的栅极连接后，作为节点EE；晶体管P5的漏极、晶体管N3的漏极、晶体管P1的栅极、晶体管P6的栅极、晶体管N8的栅极和晶体管P15的栅极连接后，作为节点F；晶体管N2的栅极、晶体管P7的栅极、晶体管P13的漏极、晶体管N9的漏极、晶体管P9的栅极和晶体管P14的栅极连接后，作为节点FF；晶体管P1至P3的源极、晶体管P6的源极、晶体管P9至P11的源极、晶体管P14的源极和晶体管P17均与供电电源连接；晶体管N3至N6的源极和晶体管N9至N13的源极均与电源地连接；晶体管P3的漏极与晶体管P4的源极连接，晶体管P4的漏极与晶体管P5的源极连接；晶体管P1的漏极与晶体管N1的漏极连接，晶体管P2的漏极与晶体管N2的漏极连接；晶体管P6的漏极与晶体管P7的源极连接，晶体管P7的漏极与晶体管P8的源极连接；晶体管P11的漏极与晶体管P12的源极连接，晶体管P12的漏极与晶体管P13的源极连接，晶体管P9的漏极与晶体管N7的漏极连接，晶体管P10的漏极与晶体管N8的漏极连接，晶体管P14的漏极与晶体管P15的源极连接，晶体管P15的漏极与晶体管P16的源极连接；晶体管P17的漏极与晶体管P18的源极连接；晶体管P18的漏极与晶体管P19的源极连接；晶体管N15的源极与晶体管N14的漏极连接；晶体管N14的源极与晶体管N13的漏极连接。