[发明专利]一种内嵌于忆阻器阵列的逻辑运算装置的计算方法有效
| 申请号： | 201811299080.X | 申请日： | 2018-11-02 |
| 公开（公告）号： | CN109521995B | 公开（公告）日： | 2023-05-12 |
| 发明（设计）人： | 景乃锋;李桃中;李彤;王琴;蒋剑飞;孙亚男;毛志刚 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G06F7/544 | 分类号： | G06F7/544;G06F7/57 |
| 代理公司： | 上海伯瑞杰知识产权代理有限公司 31227 | 代理人： | 俞磊 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种内嵌于忆阻器阵列的逻辑运算装置的计算方法，利用反向连接的差分单元结构实现互补形式的输入表示，利用阵列本身在位线上的“线或”操作实现最大项；通过将敏感放大器输出的最大项取反得到最小项；引入运算单元CU完成最大项或最小项的合并；所述利用运算单元CU缓存迭代过程中产生的中间结果的方法为：复用传统存储阵列中的行缓冲，用于在运算过程中缓存迭代产生的中间结果。本发明通过差分单元结构及运算单元的引入，丰富了逻辑原语，使电路以“积之和/和之积”的方式进行运算，同时大幅减少写回操作，从而有效的提高的运算效率。 | ||
| 搜索关键词： | 一种 忆阻器 阵列 逻辑运算 装置 计算方法 | ||
【主权项】：
1.一种内嵌于忆阻器阵列的逻辑运算装置的计算方法，其特征在于，包括如下步骤：1)互补形式的输入表示；2)“和之积/积之和”的逻辑形式运算；3)缓存中间计算结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811299080.X/，转载请声明来源钻瓜专利网。
- 上一篇：乘法硬件电路、片上系统及电子设备
- 下一篇：基于电子自旋的多态真随机数发生器
