[发明专利]制造半导体器件的方法与3D存储器件有效
| 申请号： | 201811095237.7 | 申请日： | 2018-09-19 |
| 公开（公告）号： | CN109148453B | 公开（公告）日： | 2023-01-24 |
| 发明（设计）人： | 胡斌;肖莉红 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H10B43/27 | 分类号： | H10B43/27;H10B43/35 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 范芳茗;高青 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种制造半导体器件的方法与3D存储器件。该方法包括：在半导体衬底上形成绝缘叠层结构，包括交替堆叠的第一层间绝缘层与第二层间绝缘层；贯穿所述绝缘叠层结构形成隔离结构；将所述隔离结构一侧的所述第一层间绝缘层替换为栅极导体，形成第一栅叠层结构；以及将所述隔离结构另一侧的所述第二层间绝缘层替换为栅极导体，形成第二栅叠层结构，其中，所述第一隔离结构将所述第一栅叠层结构与所述第二栅叠层结构分隔，在与所述半导体衬底表面垂直的方向上，所述第一栅叠层结构的栅极导体和所述第二栅叠层结构的栅极导体错开设置。通过将第一栅叠层结构的栅极导体和第二栅叠层结构的栅极导体错开设置，从而增大了半导体器件的存储密度，提高了半导体器件的空间利用率。 | ||
| 搜索关键词： | 制造 半导体器件 方法 存储 器件 | ||
【主权项】：
1.一种制造半导体器件的方法，包括：在半导体衬底上形成绝缘叠层结构，包括交替堆叠的第一层间绝缘层与第二层间绝缘层；贯穿所述绝缘叠层结构形成隔离结构；将所述隔离结构一侧的所述第一层间绝缘层替换为栅极导体，形成第一栅叠层结构；以及将所述隔离结构另一侧的所述第二层间绝缘层替换为栅极导体，形成第二栅叠层结构，其中，所述第一隔离结构将所述第一栅叠层结构与所述第二栅叠层结构分隔，在与所述半导体衬底表面垂直的方向上，所述第一栅叠层结构的栅极导体和所述第二栅叠层结构的栅极导体错开设置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811095237.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构的形成方法
- 下一篇：铁电存储器件
