[发明专利]一种在线Verilog代码自动判决系统的自动评分方法

摘要

本发明公开了在线Verilog代码自动判决系统的自动评分方法：系统访问标准答案库，复制对应的标准答案文件存放到临时文件夹；系统运行标准答案文件夹中的.do文件、.vt文件编译学生提交的Verilog代码文件，并进行库的加载；系统在linux下运行modelsim进行.vt仿真，根据学生提交的答案Verilog文件进行仿真，截取控制台输出至.result文件；系统根据.tm文件中所书写的时间范围，对比仿真结果.result文件和标准答案.cmp文件计算得到分数结果。本发明.do文件使用vsim指令编译学生答案.V文件和答案文件夹中的.vt文件，并根据.vt文件进行仿真。题目所需要输出的待测试模块，各个信号的激励以及抓取信号的指令$monitor都写在.vt文件中。从而架构其整个Verilog代码判决系统，大大降低了对于Verilog类题目判决的成本。

主权项

1.一种在线Verilog代码自动判决系统的自动评分方法，其特征在于，包括：S1，系统访问标准答案库，复制对应的标准答案文件存放到临时文件夹；标准答案文件包括.do文件，.vt文件，.cmp文件，.tm文件,其中.do文件用于编译verilog代码和.vt文件，.vt文件用于对输入信号进行激励和对输出信号进行抓取，.cmp文件用于对比输出结果,.tm文件用于记录输出对比所需要忽略的时间范围；S2，系统运行标准答案文件夹中的.do文件、.vt文件编译学生提交的Verilog代码文件，并进行库的加载；其中所需要的库写在.do文件内；S3，系统在linux下运行modelsim进行.vt仿真，根据学生提交的答案Verilog文件进行仿真，截取控制台输出至.result文件；S4，系统根据.tm文件中所书写的时间范围，对比仿真结果.result文件和标准答案.cmp文件计算得到分数结果，计算方式为：(1‑不匹配的时间点的总数/.cmp文件中的时间点总数)×100，如果结果为复数就记为0。